Mạch lôgic và tạo trễ tín hiệu

Một phần của tài liệu THIẾT KẾ HỆ THỐNG TRUYỀN ĐỘNG DỊCH CỰCLÒ HỒ QUANG (Trang 61 - 63)

I. Giới thiệu chung

2. 4 Mạch khuyếch đại xung

2.5. Mạch lôgic và tạo trễ tín hiệu

độc lập . Để đảm bảo không xuất hiện dòng cân bằng giữa 2 bộ chỉnh lu khi đảo chiều ta cần phải đảm bảo cho bộ chỉnh lu đã làm việc trớc đó đã khóa một cách chắc chắn rồi mới đợc phép truyền xung đến mở bộ chỉnh lu kia.

- Tín hiệu báo dòng điện: Là tín hiệu báo dòng qua các Thyristor.

- Khi cả hai BBĐ không làm việc tức là không có dòng qua các Thyristor tín hiệu này có mức lôgic “1”.

- Khi có một BBĐ nào đó làm việc thì tín hiệu nay có mức lôgic “0” *Nguyên lý làm việc :

Khi (Udk-γn)>0 thì đầu ra của A3 là bão hòa âm và đợc dập nhờ diôt ổn áp DZ tín hiệu đầu vào của AND3 là ‘0’ và ‘1’ do đó đầu ra của AND3 là ‘0’ nên đầu ra của AND6 cũng là mức ‘0’ . Đồng thời do tín hiệu báo dòng ở mức ‘1’ nên 2 tín hiệu đầu vào của AND2 là mức ‘1’ nên tín hiệu đầu ra của nó là mức ‘1’ cấp tín hiệu cho mạch tạo trễ ở chiều quay thuận . Khi đó tụ C1 đợc nạp qua R15→+C3- →Tr5 →mass. Do đó Tr5 mở và tín hiệu đầu vào của AND5 là ‘1’ và ‘0’ nên đầu ra của nó là mức lôgic ‘0’ .Khi tụC3 nạp đầy thì Tr5 khóa lại nên AND5 có 2 tín hiệu đầu vào là ‘1’ nên đầu ra của nó có mức lôgic ‘1’ tức là có lệnh chạy thuận .Thời gian trễ đợc quyết định bằng thời gian nạp của tụ C1 tức là phụ thuộc

Trờng đại học Kỹ Thuật Công Nghiệp Thái Nguyên

udklg r12 a3 −γ d7 c4 r14 and4 r16 and3 tr6 d9 and6 r17 not d6 and1 r15 c3 and2 r13 r18 and5 d8 tr5 r11 r10 Tín hiệu báo dòng điện l1 l2 DZ

hằng số thời gian τ = R15. C3 .Phần tử AND1 có tác dụng giữ cho đầu vào của AND2 luôn ở mức ‘1’ vì khi BBĐ làm việc thì tín hiệu báo dòng sẽ là mức ‘0’

Khi có lệnh đảo chiều quay ngợc tức là (Udk-γn)<0 thì đầu ra của IC có mức d- ơng( mức lôgic ‘1’) do phần tử đảo N1 mà đầu ra của AND2 sẽ là mức ‘0’ nên xung tới bộ thuận bị cắt lúc này tụ C3 phóng qua R13và R15, D8 để chuẩn bị cho chu kỳ làm việc tiếp theo .

Mặt khác lúc đó đầu ra của AND3 vẫn ở mức ‘0’ vì khi đó dòng qua các van ở BBĐ thuận vẫn cha giảm về 0 nên tín hiệu báo dòng vẫn ở mức ‘0’ sau 1 thời gian tín hiệu báo dòng mới là mức ‘1’ và đầu ra của AND3 là mức lôgic ‘1’ nhng đầu ra của AND6 vẫn là mức ‘0’ vì còn phải đọi 1 thời gian cho tụ C4 nạp đầy thì mới có mức ‘1’ nh phân tích ở trên khi đó BBĐ ngợc sẽ làm việc. Quá trình chuyển đổi từ bộ ngợc sang bộ thuận hoàn toàn tơng tự .

Một phần của tài liệu THIẾT KẾ HỆ THỐNG TRUYỀN ĐỘNG DỊCH CỰCLÒ HỒ QUANG (Trang 61 - 63)

Tải bản đầy đủ (DOC)

(112 trang)
w