Vì nguồn sử dụng trong luận văn là từ pin, khi pin được nạp thì điện áp sẽ tăng, khi xả thì điện áp giảm. Hình 3.13 mô tả đặc tuyến của pin, khi điện áp của pin giảm xuống dưới mức 2V thì khi đó mạch Buck sẽ hoạt động không còn đúng chức năng nữa do đó mục đích của mạch phát hiện điện áp là nó sẽ dò điện áp của pin, khi điện áp pin lớn hơn 2.1V thì sẽ tạo ra xung để mở mạch Buck, còn khi điện áp tụt xuống dưới 1.9V thì sẽ tắt mạch Buck và đi vào chế độ bypass.
43 (a)
(b)
Hình 3.13 (a) đặc tuyến nạp của pin lithium-ion (b) đặc tuyến xả của pin lithium-ion [22]
Mạch phát hiện điện áp của nguồn là mạch quan trọng trong bất kì các mạch tích hợp số hay tương tự. Khi điện áp nguồn đạt đến một mức nhất định trong quá trình khởi động
44
thì sẽ tạo ra tín hiệu để mở toàn chip và xung để tiến hành reset các khối số như Flip- flop, thanh ghi. Có nhiều kiểu mạch có thể được sử dụng như loại dùng RC trong hình 3.14 (a), (b) để phát hiện điện áp nguồn, nhưng hạn chế của nó là rất nhạy đối với sự thay đổi của VDD, dẫn đến mức ngưỡng sẽ bị thay đổi theo độ dốc của VDD.
Hình 3.14 (a) Mạch RC (b) Mạch dựa vào điện áp ngưỡng của transistor
Trong hình 3.15 mạch sẽ tạo ra tín hiệu RSTB, và tín hiệu này sẽ ở mức thấp khi VDD thấp hơn điện áp ngưỡng từ thấp lên cao 𝑉𝐿2𝐻, khi VDD giảm xuống dưới 𝑉𝐻2𝐿, tín hiệu RSTB chuyển sang mức thấp. Sự khác nhau giữa 𝑉𝐿2𝐻 và 𝑉𝐻2𝐿 gọi là hysteresis.
45
Hình 3.16. Mạch phát hiện điện áp ngưỡng dùng kiến trúc bandgap.
Kiến trúc bandgap được dùng trong hình 3.16 dùng điện áp tham chiếu để so sánh với điện áp VDD để tạo ra tín hiệu RSTB, ngưỡng thay đổi được cho bởi công thức (3.30)
𝑉𝑡𝑟𝑖𝑝 = 𝑉𝑅𝐸𝐹(1 + 𝑅1
𝑅2) (3.30)
Tuy nhiên mạch trong hình 3.16 lại bị giới hạn bởi sự thay đổi của điện áp ngưỡng của transistor sẽ làm ảnh hưởng đến độ chính xác của quá trình dò điện áp nguồn, do đó trong luận văn này sẽ dùng kiến trúc của mạch bandgap[21] trong hình 3.17
46
Hình 3.17 Mạch phát hiện điện áp ngưỡng dựa trên kiến trúc bandgap.
Dòng điện tương ứng với mức của nguồn VDD được bơm vào POR core, kiến trúc vòng lặp hở được sử dụng và opamp có chức năng như mạch so sánh. Khi VDD thấp hơn mức ngưỡng, dòng điện trong POR nhỏ hơn dòng điện ngưỡng và 𝑉𝐴 < 𝑉𝐵, khi đó ngõ ra của bộ so sánh sẽ giữ ở mức thấp. Sau khi VDD tăng dần lên, sự khác nhau giữa 𝑉𝐴 và 𝑉𝐵 sẽ giảm xuống và sau cũng sẽ bằng nhau khi VDD đạt đến ngưỡng. Trường hợp VDD cao hơn ngưỡng, 𝑉𝐴 > 𝑉𝐵 và ngõ ra của bộ so sánh sẽ chuyển sang mức cao. Do mạch không áp dụng hồi tiếp, nên không cần thiết kế mạch bù và khởi động cho nó.
Điện áp ngưỡng của VDD gọi là 𝑉𝑡𝑟𝑖𝑝 xảy ra khi 𝑉𝐴 = 𝑉𝐵, 1:m là tỉ số dòng từ mạch phân cực đến POR core, khi đó dòng điện 𝐼𝑡𝑟𝑖𝑝 được bơm vào POR core:
𝐼𝑡𝑟𝑖𝑝 = m. 𝑉𝑡𝑟𝑖𝑝
𝑅1 = 2uA (3.31) Dòng điện đi vào POR core được cho bởi công thức
𝐼𝑏𝑔 = 𝑉𝐵𝐸
𝑅𝐴 + 𝛥𝑉𝐵𝐸
𝑅𝑃 (3.32) Ngưỡng xảy ra khi (3.31) = (3.32)
m. 𝑉𝑡𝑟𝑖𝑝 𝑅1 = 𝑉𝐵𝐸
𝑅𝐴 + 𝛥𝑉𝐵𝐸
𝑅𝑃 (3.33) 𝑉𝑡𝑟𝑖𝑝 = α(𝑉𝐵𝐸 + β𝑉𝑇. 𝑙𝑜𝑔𝑛) (3.34)
47 α = 𝑅1
𝑚𝑅𝐴; β = 𝑅𝐴
𝑅𝑃 ; 𝑉𝑇 = 𝑘.𝑇
𝑞 (3.35) Trong công thức (3.34) cho thấy sự phụ thuộc của 𝑉𝑡𝑟𝑖𝑝 đối với PVT tương tự như các mạch bandgap, điều này sẽ đảm bảo sự chính xác của 𝑉𝑡𝑟𝑖𝑝 cũng tương đồng với mạch bandgap.
Hình 3.18 Sơ đồ khối chi tiết của mạch phát hiện điện áp ngưỡng.
Sơ đồ khối mạch trong hình 3.18 được chia làm các phần: mạch phân cực chuyển điện áp thành dòng điện, lõi bandgap, mạch so sánh, mạch số.
Dòng điện phân cực được tạo ra bởi điện trở 𝑅3 và transistor mắc diode 𝑃𝑀1 . Mạch chuyển áp thành dòng dùng 𝑅𝑍 và 𝐶𝑍 để bù pha giúp phase margin của mạch lớn hơn 60 độ. Dòng điện đi qua 𝑃𝑀7 được cho bởi công thức (3.31). Dòng điện này được sao chép và bơm vào POR core bởi transistor 𝑃𝑀8 và 𝑃𝑀9. Để giảm công suất mạch thì 𝐼𝑉2𝐼 được chọn với 1.1uA khi VDD= 2.1V.
𝐼𝑉2𝐼 = 𝑉𝑉2𝐼 𝑅2 = 𝑅1𝑎
𝑅2 . 𝑉𝐷𝐷
𝑅1𝑎+ 𝑅2𝑎 =1.1uA (3.36) POR core được thiết kế dựa vào kiến trúc mạch bandgap các giá trị lần lượt là n=4 , 𝑅𝑃=36k , 𝑅𝐴 = 𝑅𝐵 = 626k
Bộ so sánh dùng cấu trúc folded cascode để cho độ lợi lớn, ngõ ra của bộ so sánh được giao với tín hiệu 𝑉𝐶𝑅𝐷 để ngăn trường hợp phát hiện sai khi VDD ở mức thấp. Tín hiệu 𝑉𝐶𝑅𝐷 được tạo ra bởi transistor 𝑁𝑀8 và điện trở 𝑅4.
48
𝑉ℎ𝑦𝑠𝑡: sự chênh lệnh của mức ngưỡng khi nguồn đi từ thấp lên cao và ngược lại, mục đích của nó là chống lại nhiễu trên VDD, để tránh mạch phát hiện sai 𝑉𝑡𝑟𝑖𝑝.
Hình 3.19 mô tả dạng sóng hoạt động của mạch, khi điện áp VDD lớn hơn 2.1V thì điện áp ngõ ra sẽ ở mức cao đồng nghĩa với việc mở mạch Buck, và khi điện áp VDD giảm dưới 1.9V thì điện áp ngõ ra sẽ ở mức thấp để tắt mạch Buck và đi vào chế độ Bypass. Ngưỡng hysteresis được chọn là 200mV để tránh nhiễu trên VDD sẽ làm tắt hoặc mở sai mạch Buck.
Hình 3.19 Dạng sóng của mạch phát hiện điện áp ngưỡng.