Mạch cảm biến dòng điện được mô tả trong hình 3.23 [14]. Khi bộ khuếch đại được mắc theo cấu hình hồi tiếp âm, hai đầu V- và V+ sẽ bằng nhau. Nếu giá trị 𝑉𝐷𝑆 của MP9 được thiết kế rất nhỏ khi đó giá trị 𝑉𝐷𝑆 của MP8 và MP0 sẽ xấp xỉ nhau. Dòng điện của MP0 và MP8 thì liên quan tới tỉ số kích thước giữa chúng. Ở thiết kế trong mạch Buck này thì tì số MP0 tới MP8 được chọn là 2000:1. Vì thế tỉ số dòng điện đi qua MP0 và MP8 là 2000:1. Dòng điện cảm biến từ cuộn dây Isen có thể được biểu diễn như Ip1/K (với K = 𝑊𝑝1
𝑊𝑝2=15000𝑢
7.5𝑢 = 2000). Vsen được tính bằng Vsen=Isen*Rsen.
51
Khi mosfet Mp1 mở, dòng điện chạy qua MS1 bằng với MS2. M2 được phân cực với dòng I, xuất hiện dòng điện từ 𝑉𝐵 đi qua MS1 đến cuộn dây ở tầng công suất. Tuy nhiên dòng điện này chỉ bằng 1/K lần dòng điện của cuộn dây. Dòng điện này nhỏ nên nó không ảnh hưởng đến hoạt động của bộ chuyển đổi BUCK. Điện áp cảm biến thì được tạo ra bởi điện trở R, vì thế giá trị của điện trở R phải được chọn cẩn thận. Khi điện áp từ nguồn thấp và chọn giá trị của R lớn nó sẽ có thể làm MR đi vào vùng tuyến tính. Từ đó độ lợi vòng lặp kín của mạch sẽ giảm đáng kể và điện áp ở 𝑉𝐴 sẽ khác với 𝑉𝐵 làm cho cảm biến điện áp từ cuộn dây không còn chính xác nữa. Vì vậy giá trị của R phải được chọn tại trường hợp điện áp thấp nhất và dòng điện cuộn dây lớn nhất để bảo đảm MR phải hoạt động trong vùng bão hòa với mọi corners.
Hình 3.24 Mạch cảm biến dòng điện trong thời gian off-time.
Khi PMOS công suất tắt như trong hình 3.24, mạch cảm biến dòng điện ngắt kết nối với tầng công suất bởi mosfet MS1 mở. Mạch khuyết đại lỗi và MR tại thành vòng lặp kín khi đó điện áp 𝑉𝐶 được điều khiển bởi mạch khuyết đại lỗi để điều khiển 𝐼𝑠𝑒𝑛 và kéo 𝑉𝐴 = 𝑉𝐵 do đó 𝐼𝑠𝑒𝑛 sẽ bằng với 𝐼1 trong trường hợp này.
Mạch khuyết đại lỗi là thành phần rất quan trọng trong mạch cảm biến dòng điện, nó ảnh hưởng lớn đến độ chính xác và độ ổn định của toàn hệ thống mạch. Nếu dùng 1 tầng
52
vi sai cho bộ khuyết đại lỗi thì kích thước của MR phải lớn để có điện dung kí sinh tại cực gate lớn để ổn định mạch. Tuy nhiên kích thước của MR phụ thuộc vào dòng điện cần cảm biến do đó nó không thể quá lớn được, ta có thể dùng 1 tụ nối vào
𝑉𝐶 nhưng nó sẽ giảm tốc độ của mạch. Vì thế trong luận văn này, sẽ dùng cấu trúc opamp 2 tầng để thiết kế như trong hình 3.25 bù Miller được áp dụng để đảm bảo phase margin của hệ thống 60 độ.
Hình 3.25 Opamp 2 tầng dùng trong cảm biến dòng điện.
Khi 𝑉𝐴, 𝑉𝐵 gần bằng với 𝑉𝑖𝑛, mạch khuyết đại lỗi cần phải có high input common-mode và high output swing. Do đó cấu trúc folded cascode được chọn cho tầng đầu tiên, tầng thứ 2 dùng cấu trúc class A để đảm bảo có điện áp tại ngõ ra có thể thay đổi lớn. 3 left-half-plane poles nằm ở vị trí 𝑉𝐴, 𝑉𝐶 và ngõ ra tầng đầu tiên của bộ khuyết đại lỗi vì thế để giữ ổn định của toàn hệ thống là rất quan trọng, tụ Miller được chèn giữa tầng đầu tiên và ngõ vào của tầng thứ 2 giúp tạo nên dominant pole tại ngõ ra tầng đầu tiên và giữ phase margin của hệ thống lớn hơn 60 độ.
Hình khi dòng điện tại giảm xuống dưới 60mA, mạch Buck sẽ chuyển sang chế độ PFM do tín hiệu 𝑉𝑠𝑒𝑛 từ mạch cảm biến dòng điện tăng lên hơn điện áp 𝑉𝑟𝑒𝑓.
53