1. 5 Kết luận
3.2.1 Khối phát vị trí xung biến đổi và chuỗi PN (khối phát VPP-PNS)
Trong khối phát VPP-PNS, chuỗi xung clock với tần số cố định, = 1⁄ , ở đầu ra khối phát xung nhịp được đưa vào bộ đếm và khối phát chuỗi PN. Tại thời điểm khởi động , khối phát xung nhịp bắt đầu làm việc và khối lấy/giữ mẫu (S/H) được gán một giá trị khởi động . Bộ đếm hoạt động chế độ chạy tự do để tạo ra tín hiệu tăng dần rời rạc, ( ) = ( − ) = , ở đầu ra của nó. Trong đó,
là bước đếm (giá trị tăng lên trong một chu kỳ xung nhịp ) và là số đếm (số lượng xung nhịp đầu vào tính từ thời điểm khởi động). Khi tín hiệu ( ) tăng đến bằng với giá trị, = ( ), ở đầu ra của khối biến đổi phi tuyến (khối (∙) sử dụng hàm hỗn loạn rời rạc một chiều, = ( )), khối so sánh phát ra ở đầu ra 1 một xung với độ rộng cố định tại thời điểm, = + . Ở đây, là số xung nhịp đầu vào trong khoảng [ , ]. Vị trí của xung phát ra sẽ được xác định bằng khoảng thời gian, − =⌊ ⁄ ⌋, với ⌊∙⌋ là hàm lấy số nguyên (Floor function). Xung này kích thích khối phát chuỗi PN để bắt đầu làm việc, đồng thời nó cũng kích thích khối S/H để lưu lại giá trị . Sau đó nó sẽ được đưa vào bộ đếm để thiết lập lại(tín hiệu Reset) số đếm về không (giá trị đầu ra ( ) = 0). Một vòng lặp mới lại bắt đầu và các xung tiếp theo sẽ được phát ra như quá trình mô tả ở trên. Tổng quát, chuỗi xung ở đầu ra 1 sẽ được biểu diễn như sau:
( ) =∑∞ ( − ), (3.1)
trong đó, xung thứ được phát ra tại thời điểm
= + = +⌊ ⁄ ⌋ , (3.2)
và vị trí của nó được xác định bởi khoảng thời gian
− =∑ ⌊ ⁄ ⌋ =∑ ( )( )⁄ ; (3.3)
với ( ) là hàm dạng xung chữ nhật được định nghĩa bởi ( ) = 1, 0≤ ≤ ,
0, còn lại. (3.4)
Dễ dàng nhận ra rằng vị trí của các xung đầu ra ( ) biến đổi theo tín hiệu hỗn loạn ( )ở
đầu ra khối biến đổi phi tuyến trong quá trình lặp. Với thời điểm khởi động xác định,
công thức (3.3) chỉ ra rằng sự biến đổi của vị trí các xung phụ thuộc vào hàm hỗn loạn
(∙), giá trị khởi động và bước đếm .
Chuỗi PN được phát ra tại đầu ra 2 với các chip có độ rộng cố định được biểu diễn
bằng chuỗi xung NRZ như sau:
( ) =∑∞ ∑ ( − −( −1) ), (3.5)
trong đó và lần lượt là giá trị nhị phân {±1} của chip thứ và số lượng các chip
trong khoảng thời gian [ , ]; hàm ( )như trong công thức (3.4).
Hình 3.3. Sơ đồ khối hệ thống thông tin CBD-DS/SS
3.2.2 Máy phát
Trong máy phát, mỗi xung của chuỗi ( ) kích thích nguồn dữ liệu để dịch một bit đến đầu ra. Do đó xung thứ sẽ được dịch ra tại thời điểm và độ rộng của nó
sẽ bằng khoảng thời gian [ , ]. Dựa vào công thức (3.2), độ rộng của bit thứ sẽ được xác định bởi
= − = =⌊ ⁄ ⌋ = ( )( )⁄ . (3.6)
Công thức (3.6) chỉ ra rằng độ rộng bit biến đổi theo giá trị hỗn loạn ( ) và phụ thuộc vào (∙), và . Với một hàm (∙) xác định, trong quá trình lặp, các giá trị đầu ra của nó biến đổi hỗn loạn nhưng luôn nằm trong một miền xác định [ , ]. Điều này sẽ dẫn đến sự biến đổi của độ rộng bit trong khoảng thời gian xác định [ , ] trong quá trình thông tin. Bởi vì độ rộng chip là không đổi, do đó số chip trên một bit, = / , được gọi là hệ số trải phổ, cũng sẽ biến đổi trong một khoảng xác định [ , ] được xác định từ công thức (3.6) như sau:
= ⁄ =⌊ ⁄ ⌋,
= ⁄ =⌊ ⁄ ⌋. (3.7)
Trong quá trình thiết kế, giá trị của các thông số , , được xác định trước để bảo đảm các thông số kỹ thuật mong muốn của hệ thống như băng thông (BW), tốc độ bit trung bình và tỷ lệ lỗi bit (BER). Hàm hỗn loạn (∙)với khoảng giá trị biến đổi [ , ] và bước đếm sau đó được lựa chọn với các giá trị hợp lý để thỏa mãn công thức (3.7). Phân tích sự lựa chọn này sẽ được trình bày trong Mục 3.4.
Dữ liệu nhị phân với độ rộng bit biến đổi ở đầu ra của nguồn dữ liệu sẽ được biểu diễn dưới dạng chuỗi xung NRZ như sau
( ) =∑∞ ( − ), (3.8)
trong đó là giá trị nhị phân {±1} của bit thứ , ( ) hàm dạng xung chữ nhật được
định nghĩa bởi
( ) = 1, 0≤ ≤ ,
0, còn lại. (3.9)
Quá trình trải phổđược thực hiện bằng cách nhân các bit dữ liệu ( ) với chuỗi PN ( ). Tín hiệu trải phổ thu được ( ) sau đó được điều chế vào sóng mang hình sin sử dụng
với và lần lượt là biên độ và tần số sóng mang. Tín hiệu ( )được phát đi ở đầu ra
của máy phát.
3.2.3 Máy thu
Như đã miêu tả ở trên, các khối phát VPP-PNS trong máy phát và máy thu được thiết kế để làm việc như những mô-đun số, do đó chúng có thể được thực hiện trên các vi mạch khả trình như FPGA hay DSP. Trong thực tế, thiết kế này mục đích để đảm bảo rằng gần như không có sai số giữa hai khối phát VPP-PNS khi chúng cùng được chạy trên cùng một loại vi mạch. Khi đó, chuỗi xung vị trí biến đổi và chuỗi PN được phát lại bên phía thu hoàn toàn tương tự như bên phát. Do đó, chúng ta có thể áp dụng những phương pháp đồng bộ đã có của hệ thống DS/SS truyền thống cho hệ thống trải phổ chuỗi trực tiếp sử dụng kỹ thuật hỗn loạn. Ở đây, để đơn giản, hoạt động của máy thu được phân tích với giả thiết rằng trạng thái đồng bộ của ba tín hiệu, đó là sóng mang hình sin, chuỗi xung vị trí biến đổi và chuỗi PN, với máy phát đã được thiết lập và duy trì.
Tín hiệu nhận được ( ) ở đầu vào là tổng của tín hiệu được phát đi ( ) và nhiễu kênh truyền ( ). Trước tiên, tín hiệu ( ) được nhân với chuỗi PN,
( ) = ( ) ( ) = ( ) + ( ) ( )
= ( ) ( ) (2 ) + ( ) ( ) = ( ) (2 ) + ( ) ( ),
(3.11) sau đó, tín hiệu thu được ( ) được trộn với sóng mang hình sin bởi phép nhân
( ) = ( ) (2 ) = ( ) (2 ) + ( ) ( ) (2 )
= 2 ( ) + 2 ( ) (4 ) + ( ) ( ) (2 ).
(3.12) Tín hiệu đầu ra ( ) được đưa vào khối tích phân. Mỗi lần được kích thích bởi xung ( ) đầu vào, đầu ra của khối tích phân được thiết lập về không. Do đó khoảng thời gian tích phân của mỗi bit bằng khoảng cách hai xung liên tiếp, cũng chính là độ rộng của bit tương ứng. Trước mỗi thời điểm thiết lập lại, giá trị đầu ra của khối tích phân, ( ), được lấy mẫu. Giá trị đầu ra của khối lấy mẫu tại thời điểm được xác định bởi
( ) =∫ ( )
=∫ 2 ( ) +∫ 2 ( ) (4 ) +∫ ( ) ( ) (2 )
= 2 + 0 +∫ ( ) ( ) (2 ) ,
(3.13) trong đó, là thành phần tín hiệu mong muốn; ∫ ( ) (4 ) bằng không bởi vì là một số nguyên lần của chu kỳ sóng mang, = 1/ ; ∫ ( ) ( ) (2 ) là thành phần được tạo ra bởi nhiễu kênh. Bởi vì sự tương quan giữa ( ) và ( ) (2 ) là rất thấp, do đó biên độ của thành phần nhiễu nhỏ hơn nhiều so với thành phần tín hiệu mong muốn. Cuối cùng, mẫu thu được sẽ được đưa vào khối quyết định mức để khôi phục lại giá trị nhị phân của bit thứ như sau
= 1, ( )≥0,
0, ( ) < 0. (3.14)
