b. Bộ lọc FIR 16-Tap sử dụng FPGA
4.2 Tạo cấu hình các bộ DSP phục vụ xử lý tín hiệu rađa 1 Bộ lọc không đệ quy (FIR).
4.2.1 Bộ lọc không đệ quy (FIR).
Tap, 8-bit.
* Sơ đồ thực hiện hệ thống lọc trên nh sau:
Xây dựng mô hình bộ lọc FIR
Hình 4.6 Mô hình bộ lọc FIR 32-Tap 8-bit
X(n-M) X(n-1) X(n) bM b1 b0 X(n) Y(n) Bộ ghi dịch Bộ nhớ hệ số bk
Bộ nhân-tích luỹ (MAC):
Đờng giữ chậm phân nhánh đợc thực hiện sử dụng một ASR, nó cung cấp cả thiết kế gói gọn và yêu cầu địa chỉ đơn giản. Đờng giữ chậm thực hiện ở tần số dữ liều đầu vào, nhng thành phần chính của bộ lọc, kể cả ASR thực
Hình 4.7 Cấu trúc hệ thống con bộ lọc FIR
u giữ trong ROM có cấp chính xác, dạng số học, và các tuỳ chọn thực hiện ngời dùng định nghĩa.
Bộ cộng-nhân (MAC) đợc kết hợp bởi khối cộng và khối nhân, Khối nhân tính toán phép nhân của một nhánh rẽ của bộ lọc và một mẫu từ bộ đệm dữ liệu, và bộ cộng tính toán tổng tích luỹ của các kết quả này. Bộ cộng đợc cấu hình khởi tạo trong lúc reset tới giá trị đầu vào hiện tại để tránh một sự ngừng hoạt động tại điểm cuối cùng của từng phép tính tổng các kết quả. Một thanh ghi lu giữ kết quả đầu ra của MAC trớc khi nó bị reset. Đầu ra của thanh ghi lu trữ là bộ giảm mẫu để tần số ra của bộ lọc phù hợp với tần số đầu vào.
ROM chứa hệ số nhân của bộ lọc. Một bộ đếm đơn, đợc cấu hình đếm lặp đi lặp lại từ 0 đến N-1, tạo ra địa chỉ cho cả ROM và cả khối dữ liệu đầu vào. Chu kỳ lấy mẫu đầu ra của bộ đếm xác định tần số luồng dữ liệu đi vào và bộ đệm sử dụng các quy tắc truyền thời gian lấy mẫu của Simulink.
Để mô phỏng trên Simulink, giả thiết rằng bộ lọc có:
Tần số lấy mẫu: Fs =150Hz Tần số trung tâm: Fpass =2Hz
Tần số cắt: Fstop =5Hz
Ta có kết quả mô phỏng trên Oxilo:
Sau khi đã tạo đúng và đầy đủ các tham số, mô phỏng mô hình trên Simulink, chắc chắn rằng không có bất kỳ lỗi nào trong khi xây dựng mô hình, ta có thể ấn nút Generate để tạo mã tự động, nghĩa là biên dịch ra ngôn ngữ mô tả phần cứng và các file cần thiết cho các công cụ tổng hợp khác, cũng nh là đồng mô phỏng phần cứng, hay để thực hiện trong FPGA Xilinx. Trong thời gian tạo mã, bất kỳ khối nào không phải của Xilinx (non-Xilinx) bị cắt bỏ.
Nối khối đồng mô phỏng đợc tạo ra vào mô hình Simulink và thực hiện đồng mô phỏng:
Kết quả đồng mô phỏng:
Nhận xét: Kết quả đồng mô phỏng phần cứng hoàn toàn phù hợp với kết quả mong muốn.