Đồng mô phỏng và nạp cấu hình cho FPGA.

Một phần của tài liệu Nghiên cứu phát triển các hệ FPGA với ứng dụng trong thiết kế các hệ DSP chuyên dụng (Trang 85)

b. Bộ lọc FIR 16-Tap sử dụng FPGA

4.1.2 Đồng mô phỏng và nạp cấu hình cho FPGA.

Để mô phỏng hoạt động của thiết bị thực, System Generator cung cấp đồng mô phỏng phần cứng, tạo ra khả năng để hợp nhất một thiết kế chạy trực tiếp trong một FPGA vào trong môi trờng mô phỏng Simulink. Kết quả biên

dịch đợc tính toán trong phần cứng, điều này cho phép phần biên dịch đợc kiểm tra trong thực tế phần cứng.

Nếu bo mạch phát triển đợc kết nối với máy tính chủ thông qua kết nối USB và nguồn cung cấp bên ngoài thì sử dụng đồng mô phỏng JTAG với cáp nạp chơng trình là cáp JTAG song song “Parallel JTAG”. Nếu bo mạch kết nối thông qua giao tiếp PCI thì “đồng mô phỏng” đợc thực hiện thông qua giao tiếp PCI.

* Thiết lập đồng mô phỏng dùng cáp JTAG

Nếu bo mạch sử dụng đợc kết nối thông qua USB thì “đồng mô phỏng” có thể thực hiện sử dụng cáp Parallel-III và Parallel-IV.

Sau khi đã kết nối xong bo mạch với máy tính, thực hiện các bớc sau: - Mở mô hình Simulink

Hình 4.3 Kết nối cáp JTAG

- Kích đúp vào khối System Generator. Lựa chọn kết nối thông qua PCI chọn “Hardware co-simulation > XtremeDSP Development Kit >PCI”. Nếu kết nối thông qua JTAG chọn “Hardware co-simulation> XtremeDSP Development Kit> JTAG”

- Kích nút Generate để tạo khối đồng mô phỏng.

- Kéo khối đã tạo vào mô hình ban đầu, kết nối vào mô hình và thực hiện đồng mô phỏng, so sánh kết quả mô phỏng.

* Nạp cấu hình cho FPGA sử dụng FUSE

- Chọn Start>Program>FUSE>Solfware>FUSE probe.

- Chọn Card control>Open card và chọn cách giao tiếp giữa bo mạch với máy chủ.

- Gán các bitfile tới các thiết bị đã chọn

- Kích phải lên thiết bị trong bo mạch đã duyệt và chọn “Assign Bitfile”,

trong cửa sổ mở ra đờng dẫn đến Bitfile mà ta mới tạo ra.

- Kích phải lên thiết bị đã gán bitfile và chọn “Configure Device” để cấu

hình FPGA. Nh vậy ta đã thực hiện nạp cấu hình hệ thống thuật toán DSP lên phần cứng.

Một phần của tài liệu Nghiên cứu phát triển các hệ FPGA với ứng dụng trong thiết kế các hệ DSP chuyên dụng (Trang 85)