b. Bộ lọc FIR 16-Tap sử dụng FPGA
4.1.1 Một vài đặc điểm khi xây dựng mô hình System Generator.
- Mỗi mô hình Simulink phải chứa ít nhất một khối System Generator, khối này dùng để điểu khiển quá trình biên dịch, và mô phỏng phần cứng.
- Với các cấu trúc phân nhánh thì ngoài việc viết chơng trình bằng cách nối các khối chức năng với nhau, ta còn có thể sử dụng các ngôn ngữ khác để tạo ra khối có tính năng đặc biệt (nh cấu trúc phân nhánh). Điều này là vô cùng thuận lợi trong việc xây dựng các mô hình phức tạp.
- Luôn chú ý các lu ý trong các khối, điều này có thể giúp cho thiết kế tối u hơn trong việc tiết kiệm các tài nguyên.
- Các đầu vào và các đầu ra của bản thiết kế: Đặt thêm các thanh ghi hoặc khối giữ chậm vào sau Gateway In và trớc Gateway Out để tăng hiệu năng cho phần cứng FPGA.
- Chèn các thanh ghi phân luồng vào bất kì nơi đâu nếu có thể: Các phân luồng chiều sâu đợc thực hiện hiệu quả với các khối giữ chậm do thanh ghi SRL16 nguyên thuỷ đợc sử dụng.
System Generator chứa th viện Simulink các khối chức năng để xây dựng các mạch DSP, mạch số học, mạch logic số. Các khối này tính toán đầu ra thông qua các đầu vào của chúng, có thể xác định dạng đầu ra lợng tử chính xác. Có thể kết hợp các khối Xilinx với MATLAB và các khối Simulink để tạo ra testbench và để phân tích dữ liệu đợc tính ra trong mô hình. Với sự trừu t- ợng hoá mức cao System Generator cho phép phát triển và kiểm tra thuật toán một cách nhanh chóng.
Thêm vào th viện mô hình hệ thống, System Generator chứa một máy phát mã để tự động tạo ra một Netlist VHDL tổng hợp. Netlist này chứa các khối IP (đặc tính thông minh) mà đã đợc thiết kế cẩn thận để thực hiện tối u về tốc độ và mật độ cao trong Xilinx FPGA. Đồng thời System Generator tạo ra một Project và các File cần thiết để sử dụng trong Xilinx ISE cũng nh trong các công cụ tổng hợp chính.
* Các bớc thực hiện mô hình hoá hệ thống DSP trên System Generator.
1. Xây dựng mô hình.
2. Thiết lập các tham số, tạo cấu hình đờng dữ liệu. 3. Mô phỏng, kiểm tra kết quả trên Simulink.
4. Biên dịch ra các file cần thiết cho các công cụ tổng hợp, đồng mô phỏng phần cứng, thực hiện vào Xilinx FPGA.
* Phơng pháp và qui trình KTCN sử dụng để thiết kế chế tạo hệ phần cứng tiêu chuẩn có dùng FPGA và các hệ DSP.
System Gen
FPGA, DSP
PCI/ Compact PCI/VME HDL Simulation, Synthesis Matlab Simulink Algorithms Developer’s kit for DSP Emulator Map, Place, Roote Code Composer Studio Chế tạo phần cứng tiêu chuẩn
Phân tích phơng pháp và qui trình KTCN ở trên ta thấy các bớc thực hiện tổng thể nh sau: Việc thiết kế hệ thống và thuật toán sẽ đợc thực hiện trên môi trờng Matlab/ Simulink (của hãng Mathworks), sau đó việc thực tế hoá các thuật toán sẽ đợc thực hiện nhờ công cụ phần mềm System Generator (sản phẩm của 2 hãng Xilinx và Mathworks), sau đó là các bớc mô phỏng và tổng hợp ở mức HDL, các bớc thiết kế bố trí đờng nối, bố trí linh kiện, mô phỏng – kiểm tra và chế tạo phần cứng có chứa FPGA. Trờng hợp trên Board điện tử dùng các DSP thì sẽ có thêm nhánh các công cụ phát triển cho DSP (ví dụ cho họ TexasInst Developer‘s kít, Code Composer Studio, Emulations)
Phơng pháp, qui trình KTCN thiết kế chế tạo các linh kiện tổ hợp FPGA theo các định hớng ứng dụng (sau khi đã tạo xong các Board mạch phần cứng tiêu chuẩn)
Các bớc thực hiện ở đây nhằm đặt các cấu hình dự kiến đáp ứng các chức năng đề ra cho các linh kiện tổ hợp.