Số học phân bố song song (PDA)

Một phần của tài liệu Nghiên cứu phát triển các hệ FPGA với ứng dụng trong thiết kế các hệ DSP chuyên dụng (Trang 55)

b. Bộ lọc FIR 16-Tap sử dụng FPGA

2.3.4Số học phân bố song song (PDA)

Số học phân bố song song (PDA) đợc sử dụng để tăng hiệu năng của số học phân bố nối tiếp (SDA). Với PDA, số bit có thể xử lý trong mỗi chu kỳ tăng lên. Chú ý rằng việc tăng các bit lấy mẫu ảnh hởng đáng kể đến số lợng CLB. Do vậy, số bit song song lấy mẫu thờng phải tăng để đáp ứng yêu cầu khả năng thực hiện.

Việc tăng các bit xử lý từ 1-bit trong trờng hợp SDA đến 2-bit trong trờng hợp PDA có thể giảm số chu kỳ đồng hồ cần xử lý xuống còn một nữa. Do vậy PDA 2-bit cho thông l - ợng gấp đôi PDA 1-bit. Với PDA 2-bit, các thanh ghi dịch nối tiếp, mỗi thanh đợc thay bằng 2 thanh ghi dịch 1-bit. Hai thanh ghi dịch song song đợc tách ra, một thanh lu các bit hàng chẵn, một thanh lu các bit hàng lẻ. Các mẫu dữ liệu song song 2-bit cần sử dụng số l- ợng gấp đôi các bảng LUT. Ngoài ra còn thêm bộ cộng scalling 1-bit, dùng để cộng hai tổng bộ phận nhận đợc từ các bit lấy mẫu song song. Bus dữ liệu vào của nó đòi hỏi phải mở rộng để phù hợp với tổng thành phần lớn hơn. LS PS_BIT_1 BIST[(n-1),...,5,3,1] D A B C Di LOOK- UP TABLE LOOK- UP TABLE Ai Bi S-REG Ci S-REG S-REG S-REG BIST[(n-1),...,5,3,1] A B C UPLOOK-LOOK- Ai Bi S-REG S-REG 1/2 R E G MS LS REG P 1/2 2 – Bit Scaling Accumulator SUM

Một bộ lọc thiết lập bằng FPGA với PDA 2-Bit cho kết quả xử lý gấp đôi so với nếu chỉ dung SDA. Các PDA 2-Bit dùng ít các CLBs hơn SDA, trong khi xử lý toàn bộ dữ liệu song song, và với tần số gấp đôi so với SDA.

Kết luận chơng 2

Xử lý tín hiệu số là phơng pháp xử lý tín hiệu có những đặc điểm vợt trội so với phơng pháp xử lý tơng tự truyền thống, bởi sự mềm dẻo của tính khả trình cho phép thực hiện các thuật toán xử lý tinh tế và phức tạp với những chi phí phần cứng không cao. Vấn đề dáp ứng thời gian thực của các bộ xử lý số cũng đợc giải quyết nhờ các bộ xử lý số tín hiệu DSP hay công nghệ FPGA.

Khi xây dựng một hệ thống xử lý tín hiệu số (DSP) bằng FPGA, ngời thiết kế có thể tận dụng các cấu trúc song song, các giải thuật số học, để giảm thiểu các tài nguyên và tăng hiệu năng của DSP. Số học phân bố (Distributed Arithmetic) đợc sử dụng trong kỹ thuật nhân mảng trong FPGA là một cách để tăng dải thông và thông lợng dữ liệu (so với các giải

Trong các chơng sau sẽ trình bày cơ sở lý thuyết, thực hiện xây dựng, tạo cấu hình các bộ DSP phục vụ xử lý tín hiệu rađa trên công nghệ FPGA.

Chơng 3

Nghiên cứu các phơng pháp số lọc mục tiêu di động cho các đài rađa

Đặt vấn đề

Trên thực tế các hệ thống rađa đợc xây dựng rất phong phú về chủng loại, đa dạng về tính năng kỹ thuật, song tổng quát có thể thấy các nhiệm vụ của chúng là thực hiện giải quyết một số bài toán cơ bản: bài toán phát hiện mục tiêu, bài toán đo đạc các tham số mục tiêu và bài toán nhận dạng mục tiêu. Kết quả và chất lợng việc thực hiện các nhiệm vụ trên của các hệ thống rađa đều có ý nghĩa thiết thực. Trong số đó, bài toán phát hiện mục tiêu đợc đặt ra và giải quyết đầu tiên đã thu đợc các kết quả rất khả quan về cơ sở lý thuyết và triển khai ứng dụng kỹ thuật trên thực tế. Song do vai trò quyết định của nó trong hệ thống nên nó vẫn tiếp tục đợc nghiên cứu nhằm nâng cao chất lợng phát hiện đặc biệt là trong các điều kiện làm việc khắc nghiệt dới sự tác động của các loại nhiễu.

Các hệ thống rađa đợc sử dụng chủ yếu là rađa xung, chúng thực hiện phát liên tiếp các xung vô tuyến vào không gian, cánh sóng rađa quét qua mục tiêu trong thời gian chiếu xạ sẽ thu đợc một chùm các xung phản xạ về. Bài toán phát hiện thực hiện xử lý chùm xung này để tách đợc thông tin có ích (tín hiệu phản xạ về từ mục tiêu) trong hỗn hợp các tín hiệu nhiễu thu đợc trong không gian và nhiễu tạp phát sinh bởi bản thân máy thu. Năng lợng các xung trong chùm xung đợc tích luỹ và so sánh với ngỡng, khi vợt ngỡng sẽ cho quyết định có mục tiêu.

Pha của các xung trong chùm tín hiệu phản xạ về từ mục tiêu có quan hệ chặt chẽ với nhau (tơng can với nhau) và mang thông tin về vận tốc hay tần số Đốp-le của nó. Điều này cho phép tách đợc các tín hiệu có ích phản xạ về từ mục tiêu di động với các loại nhiễu tạp. Đồng thời, cho phép tách đợc các tín hiệu có ích phản xạ về từ mục tiêu di động với các tín hiệu phản xạ về từ nhiễu địa vật cố định, nhiễu tiêu cực chuyển động chậm tốc độ gió cùng các thành phần thăng giáng của nó (pha các xung trong chùm tơng can với nhau, thay đổi pha với tốc độ chậm).

Một phần của tài liệu Nghiên cứu phát triển các hệ FPGA với ứng dụng trong thiết kế các hệ DSP chuyên dụng (Trang 55)