M t là, vi cáp dụng thuật toán tái chọn mẫu làm giảm khả năng mở r ng cho tính toán song song c ủa thuật toán vì nó đòi hỏi phải tính tổ ng t t
CS LÝ THU YT 50 TR NTH HOÀNG OANHGenerator có khảnăng mô hình hóa cao và có thể d ch các thi t k của ngư
dùng sang ngôn ngữ ph n cứng trong FPGA m t cách tự đ ng. Thêm vào đó Xilinx System Generator còn cho phép xâm nhập vào tài nguyên FPGA ở mức th p hơn, qua đó cho phép ngư i s dụng thực hi n các thi t có hi u su t cao.
* Vi c l p trình m t b FPGA g m 3 b c:
Bư c 1: mô phỏng thi t k , tạo ra m t bảng thi t theo ngôn ngữ bậc th p có thể đưa các thi t b ph n cứng như trong FPGA t thi t k mô phỏng này.
Bư c 2: đưa bảng thi t k m i tạo ra vào trong file c u hình của FPGA gọi là bitstream.
Bư c 3: đưa thi t k ph n cứng vào trong bitstream có thể thực thực hi n bằng các ph n m m khác.
M t trong những mặt vượt tr i của Xilinx System Generator so v i ph n m m khác là chức năng chạy mô phỏng ph n cứng Co-simulation.
* Mô ph ng ph n cứng Co-simulation:
Các khối blockset được h trợ trong Xilinx System Generator cho phép ngư i s dụng xây dựng các thi t k mô phỏng v i đ chính xác cao. Xilinx System Generator cung c p giao di n mô phỏng Co-simulation giúp k t hợp chặt ch và trực ti p vi c chạy trên FPGA vào mô phỏng Simulink. Để thực hi n mô phỏng Co-simulation trư c h t ta đưa k vào thi t bitstream, sau đó Xilinx System Generator tự đ ng hợp nh t c u hình ph n cứng FPGA v i bitstream trở lại thi t k mô phỏng gọi khối run-time. Khi thi t k được mô phỏng trong môi trư ng Simulink, k t quả của thi t k cũng được tính toán trong ph n cứng. Đi u này cho phép chạy th các thi t k trong ph n cứng thực sựvà làm tăng tính thực t cho các mô phỏng.
Như vậy, v i công cụ kit Virtex-II Pro xc2vp30-7ff896 ta không ch có ph n cứng hi n đại chuyên dụng v i lượng tài nguyên FPGA l n mà kèm theo đó là nhi u công cụ h trợ r t mạnh như AccelDSP, Xilinx System Generator, Co-simulation ầ cho phép ta d dàng triển khai các nghiên cứu, thi t k .