M t là, vi cáp dụng thuật toán tái chọn mẫu làm giảm khả năng mở r ng cho tính toán song song c ủa thuật toán vì nó đòi hỏi phải tính tổ ng t t
CS LÝ THU YT 36 TR NTH HOÀNG OANHĐiểm bắt đu cho quá trình thi t k là mạch logic ban đu c n thi t k Bư c
này đòi hỏi m t sơ đồ biểu di n mạch hay mô tả VHDL hoặc đặc tả các biểu thức Boolean. T các ngõ vào ban đ u, mô tả mạch được chuyển thành dạng chuẩn như là các biểu thức Boolean. Các biểu thức Boolean sau đó được x lý bằng công cụ tối ưu logic, chúng rút gọn các biểu thức. Mục đích là bi n đổi các biểu thức này để tối ưu v di n tích hay tốc đ của mạch cuối cùng. Cả hai yêu c u v di n tích và tốc đ cùng có thể cùng đặt ra. Ti p theo các biểu thức Boolean đư tối ưu được truy n t i mạch logic block của FPGA thông qua chương trình ánh xạ công ngh (technology mapping). B ánh xạ cố gắng tối thiểu số khối được dùng, tức là tối ưu di n tích hoặc có thể được tối thiểu số lượng t ng logic block hoặc giảm đư ng dẫn tức là tối ưu v giữ chậm. Khi ánh xạ mạch vào các logic block, c n phải quy t đ nh đặt m i khối ở đâu trong dưy FPGAs. Chương trình placement được s dụng để giải quy t v n đ này. Các giải thuật placement đặc thù cố gắng tối thiểu tổng sốđ dài các dây nối yêu c u để tạo ra k t quả.
Bư c cuối cùng trong h thống CAD được thực hi n bằng ph n m m routing, chúng n đ nh các đoạn dây FPGA và chọn các chuyển mạch có thể lập trình phù hợp v i các k t nối trong logic block. Ph n m m routing phải thực hi n 100% các k t nối yêu c u n u không thì mạch không thể thi t k được trong m t FPGA. Hơn nữa c n phải routing sao cho giữ chậm lan truy n tại các k t nối là tối thiểu. Sau khi thực hi n thành công các bư c placement và routing, ngõ ra của h thống CAD được nạp vào đơn v lập trình tạo ra chip FPGA cuối cùng. Toàn b quá trình cài đặt mạch trong FPGA m t khoảng vài phút đ n m t gi , phụ thu c vào loại FPGA đang dùng.
Sau khi sắp đặt xong, thì chip phải được mô phỏng lại v i các con số v th i gian tạo ra bởi các layout thực t . N u mọi thứđ u tốt đ n th i điểm này, thì m t k t quả mô phỏng m i s đúng v i các k t quả dựđoán.
Khi các chíp được đưa vào sản xu t, r t c n thi t có m t vài kiểm tra burn-in trong h thống để test thư ng xuyên h thống qua th i gian dài. N u m t chip
C S LÝ THUY T 37 TR N TH HOÀNG OANH được thi t k đúng, thì nó ch b hỏng khi l i đi n học hoặc l i cơ học s thư ng