M t là, vi cáp dụng thuật toán tái chọn mẫu làm giảm khả năng mở r ng cho tính toán song song c ủa thuật toán vì nó đòi hỏi phải tính tổ ng t t
2.3.3Ngôn ng môt ph nc ứng VHDL
Thi t k hay lập trình cho FPGA được thực hi n chủ y u bằng các ngôn ngữ mô tả ph n cứng HDL [3] như VHDL, Verilog ...các hãng sản xu t FPGA l n như Xilinx, Altera thư ng cung c p các gói ph n m m và thi t b phụ trợ cho quá trình thi t k , cũng có m t số các hãng thứ ba cung c p các gói ph n m m kiểu này như Synopsys, Synplify... Các gói ph n m m này có khả năng thực hi n t t cả các bư c của toàn b quy trình thi t k IC chuẩn v i đ u vào là mã thi t k trên HDL (còn gọi là mã RTL).
VHDL là vi t tắt của VHSIC Hardware Description Language. Bản thân VHSIC là vi t tắt của Very High Speed Integrated Circuits (mạch tích hợp tốc đ cao), l n đ u tiên được sáng lập bởi United State Department of Defense trong những năm 80, sau đó tạo ra VHDL. Phiên bản đ u tiên là VHDL 87, l n nâng c p sau đó có tên là VHDL 93. VHDL là ngôn ngữ mô tả ph n cứng nguyên gốc đ u tiên được chuẩn hóa bởi Institue of Electrical and Electronics Engineers (IEEE), t i chuẩn IEEE 1076. Trong IEEE 1164, có m t chuẩn được thêm vào là gi i thi u h thống logic đa giá tr (multi-valued logic system).Hai ứng dụng trực ti p chính của VHDL là trong mảng các thi t b logic lập trình được CPLD và FPGA. M i khi mã nguồn VHDL được vi t, chúng có thể được dùng để thực thi mạch đi n trong các thi t b lập trình được (t Altera, Xilinx, Almel, ..) hoặc có thể g i đ n các xưởng ch tạo các chíp ASIC. Hi n này, r t nhi u các chip thương mại phức tạp (ví dụ như các microcontrollers ) được thi t k dựa trên cách ti p cận này.