M t là, vi cáp dụng thuật toán tái chọn mẫu làm giảm khả năng mở r ng cho tính toán song song c ủa thuật toán vì nó đòi hỏi phải tính tổ ng t t
CS LÝ THU YT 31 TR NTH HOÀNG OANH
Hình 2.7: Cấu trúc Logic Blocks
Các thành ph n CLB cơ bản được ch ra trong hình trên. M i CLB chứa m t cặp Flip-Flops và hai b tạo hàm đ c lập bốn ngõ vào. Các b tạo hàm này có m t sự tương thích tốt h u h t các làm logic tổ hợp c n ít hơn bốn ngõ vào. Các khối CLB thực hi n h u h t các logic trong m t FPGA.
* Logic cell
C u trúc t bào logic khác nhau trong các họ thi t b khác nhau. Tổng quát, m i t bào logic k t nối m t vài ngõ vào (tiêu biểu t 3 đ n 10) đ n m t hoặc hai ngõ ra theo m t hàm logic Boolean được xác đnh bởi ngư i lập trình. Trong h u h t các họ, ngư i s dụng cũng có sự lựa chọn sự ghi (registering) ngõ ra tổ hợp của cell để thực hi n đồng b logic d dàng. Logic tổ hợp của cell có thể thực hi n như m t bảng b nh look-up nhỏ hoặc m t các b ghép kênh (multiplexer) hoặc các cổng. Các thi t b LUT có xu hư ng là m t thi t b linh đ ng hơn và cung c p nhi u ngõ vào trên m t cell hơn các t bào ghép kênh ở th i gian truy n dẫn.
* Các khối logic
C u trúc và n i dung của khối logic được gọi là ki n trúc của nó. Ki n trúc của khối logic có thể được thi t k theo nhi u cách khác nhau. M t số khối logic có thể ch đơn giản là các cổng AND 2 ngõ vào.
Các khối logic khác có c u trúc phức tạp hơn như các multiplexer hay các bảng tìm ki m (lookup-table). Trong m t số loại FPGA, các khối logic
C S LÝ THUY T 32 TR N TH HOÀNG OANH có thể có c u trúc hoàn toàn giống như PAL. H u h t các khối logic chứa