báo cáo lab 1

... {rep_number {expr1, expr2,… , exprN}} Abus = {3{4’b1 011 }}; // 12 ’b1 011 _10 11_ 1 011 {3 {1 b1}} // 11 1 {3{Ack}} // {Ack, Ack, Ack} Thiết kế Vi mạch số dùng HDL ©2008, Pham Quoc Cuong 17 Computer Engineering ... trái bn bn -1 b2 b1 b0 bn -1 bn-2 b1 b0 bn bn -1 b2 b1 b0 b3 b2 b1  Dịch phải 0 bn reg [0:7] Qreg; Qreg = 4’b 011 1; Qreg >> // is 8’b0000_00 01 wire [0:3] DecoderOut = 4’d1 False (0) B = 5’b 010 11 Thiết kế Vi mạch số dùng HDL ©2008, Pham Quoc Cuong 10 Computer Engineering...

Ngày tải lên: 16/03/2014, 13:20

... chapter 22 Computer Engineering 2008 Mạch cộng 16 -bit ripple carry a [15 :0] b [15 :0] c_in Add_rca _16 c_out a [15 :12 ] b [15 :12 ] sum [15 :0] a [11 :8] b [11 :8] a[7:4] b[7:4] a[3:0] b[3:0] c_in Add_rca_4 ... Add_rca_4 M2 c_in12 M1 c_in8 sum [15 :12 ] sum [11 :8] c_in4 sum[3 :1] sum[7:4] Computer Engineering 2008 Advanced Digital Design with the Verilog HDL – chapter 23 Cây phân cấp mạch cộng 16 -bit ripple ... Add_rca _16 M1 M2 M3 M4 Add_rca_4 Add_rca_4 M1 M2 M3 M4 Add_full Add_full Add_full Add_full M1 M2 Add_half or xor Add_rca_4 Add_rca_4 M3 or Add_half or xor Cây phân cấp thiết kế mạch cộng 16 ...

Ngày tải lên: 23/03/2014, 10:21

... 0000 01 0 01 00 01 11 011 0 011 10 010 0 010 11 0 011 0 11 1 011 1 10 1 010 1 10 0 010 0 11 00 11 01 Mã 7-đoạn (seven-segment code) a f g b e d c Logic Design - Chapter bit 11 11 111 0 10 10 10 11 10 01 1000 13 Phát ... system): số 16 Logic Design - Chapter Các hệ đếm thông dụng Decimal Binary Octal Hexa 10 11 12 13 14 15 0000 00 01 0 010 0 011 010 0 010 1 011 0 011 1 10 00 10 01 1 010 10 11 110 0 11 01 111 0 11 11 00 01 02 03 ... Từ Mã M1 M2 11 111 0 010 0 M3 11 000 M4 00 011 0 1 , 1 1, 0 1 , 0 0 hay 0 Đây mã phát sai bit mã sửa sai bit 16 Bài tập Problem 1. 3 Problem 1. 4 Problem 1. 6 Problem 1. 8 Problem 1. 12 Problem 1. 15 Thầy...

Ngày tải lên: 28/10/2013, 10:15

... Qn | • Trạng thái Q(tn +1 ) | Qn +1 Q | Q+ Mạch cài SR Bảng chuyển trạng thái (transition table) mạch cài SR S R Q Q+ S R Q Q+ S R Q+ 0 0 0 0 Q 0 1 1 1 0 0 1 × 1 1 1 × 1 × Mạch cài SR sử dụng ... flip-flop SR flip-flop D flip-flop Q Q+ J K × 0 0 0 1 × Q Q+ S R 0 0 1 Logic Design - Chapter T flip-flop Q Q+ D Q Q+ T × 0 0 0 × 1 1 × 1 0 1 × 1 1 15 Thanh ghi (Register) Khác biệt mạch so với mạch ... (J.Q’).(K.Q) = J.K.Q.Q’ = Bảng chuyển trạng thái C J K Q+ × × Q 0 Q Nhận xét 1 S = J.Q’ R = K.Q 1 1 1 Q’ Logic Design - Chapter 11 Master-Slave Latch Ở mạch cài JK, điều xảy J = K = ? • Trường hợp mạch...

Ngày tải lên: 07/11/2013, 02:15

... Karnaugh Ci yi xi Si Si Ci+ 0 0 1 1 0 1 0 1 1 1 1 0 0 1 1 Ci Ci +1 Ci Logic Design - Chapter yi xi 00 01 11 10 1 yi xi 00 01 11 10 1 1 1 xi yi Si Full Adder Ci +1 Ci Dạng hàm ngõ Si = xi’ yi Ci’ ... = = Ai -1 Bi -1 + Ci -1 (Ai -1 ⊕ Bi -1) Gi -1 + Pi -1 Ci -1 Gi -1 + Pi -1 (Gi-2 + Pi-2 Ci-2) Gi -1 + Pi -1 Gi-2 + Pi -1 Pi-2 Ci-2 C4 = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 G0 + P3 P3 P1 P0 C0 G3 G2 P3 G1 P2 P3 ... Q6 Q5 Q4 Q3 Q2 Q1 Q0 74LS154 E1 E0 A3 A2 A1 A0 15 14 13 12 11 10 Logic Design - Chapter 17 Bài tập Problem Problem Problem Problem Problem Thầy 4.4 4.7 4 .10 4 .11 4 .12 Phan Đình Thế Duy duypdt@cse.hcmut.edu.vn...

Ngày tải lên: 07/11/2013, 02:15

... luận lý A BA 00 10 00 01 11 01 11 10 0000 00 01 0 011 0 010 010 0 010 1 011 1 011 0 11 00 11 01 111 1 11 10 10 00 10 01 1 011 10 10 B 00 A 01 DC 00 11 01 010 011 10 11 11 0 11 1 10 CB 000 0 01 100 10 1 Logic Design ... ∑(0,2,3,4,8,9 ,10 ,14 ) = m0 + m + m + m + m8 + m9 + m10 + m14 00 10 00 0 01 1 0 11 0 10 DC BA 01 11 1 f(A,B,C,D) = ∏(0,2,3,4,8,9 ,10 ,14 ) = M0 M M M4 M8 M9 M10 M14 Logic Design - Chapter 00 BA 01 11 10 ... Chương Logic Design - Chapter 3 Danh sách Minterm & Maxterm Decimal Code xyz f 000 0 01 010 011 10 0 10 1 11 0 11 1 1 1 Logic Design - Chapter Minterm (m) x’y’z’ x’y’z x’yz’ x’yz xy’z’ xy’z xyz’ xyz Maxterm...

Ngày tải lên: 14/12/2013, 01:17

... 1 1 ©2 012 , CE Department 40 dce 2 012 Ví d • Thi t k m ch t h p v i input x1, x0, y1, y0 z = x1x0 = y1y0 0000, 010 1, 10 10, 11 11 ©2 012 , CE Department 41 dce 2 012 M ch t o bit Parity D3D2D1D0 = 10 10 ... D3D2D1D0 = 10 10 PE = D3D2D1D0 = 11 10 PE = ©2 012 , CE Department 42 dce 2 012 M ch ki m tra bit Parity ©2 012 , CE Department 43 dce 2 012 M ch enable ©2 012 , CE Department 44 dce 2 012 M ch disable ©2 012 , CE ... ©2 012 , CE Department 19 dce 2 012 Bìa Karnaugh (K-map) ©2 012 , CE Department 20 dce 2 012 Bìa Karnaugh (K-map) ©2 012 , CE Department 21 dce 2 012 Bìa Karnaugh (K-map) ©2 012 , CE Department 22 dce 2 012 ...

Ngày tải lên: 22/10/2014, 18:18

... = = 010 01 + 11 100 10 010 1 = +5 10 111 + 11 100 11 0 011 = -13 010 01 + 10 111 10 0000 = Logic Design ©2 012 , CE Department 12 dce 2 012 Tràn s h c (Arithmetic Overflow) +9 +8 +17 sai bit d u 0 10 01 1000 ... +4 +13 0 10 01 010 0 11 01 bit d u +9 -4 +5 1 10 01 110 0 010 1 carry Logic Design ©2 012 , CE Department 10 dce 2 012 Phép c ng h th ng bù-2 (2) Trư ng h p Trư ng h p bit d u -9 +4 -5 1 011 1 010 0 10 11 ... +4 -5 1 011 1 010 0 10 11 bit d u -9 -4 -13 1 1 011 1 11 00 0 011 carry -9 +9 carry 1 011 1 10 01 0000 Trư ng h p bit d u Logic Design ©2 012 , CE Department 11 dce 2 012 Phép tr h th ng bù-2 • Phép toán...

Ngày tải lên: 10/04/2015, 09:47

... GPIO_SetState(GPIOB,GPIO_Pin _10 ,GPIO_Mode_Out_OD); GPIO_SetState(GPIOB,GPIO_Pin _11 ,GPIO_Mode_Out_OD); SCL =1; delay_ms (1) ; SDA_OUT =1; delay_ms (1) ; } // Ham start I2C void start(void) { GPIO_SetState(GPIOB,GPIO_Pin _11 ,GPIO_Mode_Out_OD); ... SCL =1; //delay_ms (10 000); SDA_OUT =1; delay_ms (1) ; Trang 17 Đồ án Thiết kế luận lý SDA_OUT=0; delay_ms (1) ; SCL=0; delay_ms (1) ; } // Ham stop I2C void stop(void) { GPIO_SetState(GPIOB,GPIO_Pin _11 ,GPIO_Mode_Out_OD); ... SDA_OUT =1; else SDA_OUT=0; data=data*2; SCL =1; delay_ms (1) ; SCL=0; delay_ms (1) ; } SCL =1; delay_ms (1) ; SCL=0; delay_ms (1) ; } uint8_t nhan(void) { uint8_t gt=0,i; GPIO_SetState(GPIOB,GPIO_Pin _11 ,GPIO_Mode_IN_FLOATING);...

Ngày tải lên: 14/01/2016, 18:55

... CF.1A là: A 617 .032 B 613 .034 C 633.062 D 317 .064 Câu 21: Giả sử phương pháp parity-chẵn (even-parity) sử dụng Các bit parity cho từ mã 10 011 00, 10 011 01, 10 0 011 1 là: A 0 -1- 1 B 1- 0-0 C 1- 1 -1 D ... ⊕ C ) D Tất sai Câu 29: Số thập lục phân tương đương với số nhị phân 10 10 011 1 01. 010 11 là: A A 71. 0B B 29D.58 C 29D.0B D A 71. 58 Câu 30: Một mạch tổ hợp có ngõ nhập A, B, C ngõ xuất Y Ngõ xuất Y ... A + S B D Tất sai Câu 10 : Cho F = A.B + ( B + D ).B.D biểu thức đảo F là: A F = A.B C F = A.B B F = A + B D Tất sai Câu 11 : Cho hàm F(A,B,C,D) = ∑(3,4,6,7 ,10 ,11 ,12 ,13 ,15 ) với A MSB D LSB Biểu...

Ngày tải lên: 07/06/2016, 20:34

Ngày tải lên: 28/02/2016, 16:03

... 21+ 900 im tớnh 10 11 12 13 14 15 16 17 18 sõu (m) 8,5 9,5 10 ,5 11 ,5 12 ,5 13 ,5 14 ,5 15 16 19 Lp 17 Nguyễn Hồng Nhung y/b z/b Ko z (T/m2) 0,033 0,066 0,099 0 ,13 2 0 ,16 6 0 ,19 9 0,232 0,265 0,2 81 ... ti mt ct Km 21+ 900 nh sau: ,5 1: 1 0,84 15 ,17 2, 51 4 ,18 5,85 7,52 9 ,19 10 ,86 12 ,53 14 ,20 22,93 24,87 30,69 1m 2m 3m 4m 5m 6m 7m 8m 9,5m 10 ,5m 11 ,5m 12 ,5m 13 ,5m 14 ,5m 15 m 16 m 17 ,11 19 ,05 20,99 7,66 ... 0,00 , 15 ,12 15 ,12 = = (0,56 , 0,00) rH= 0 ,14 8,50 0,00 , 12 ,00 12 ,00 = (0, 71, 0,00) rH= 0 ,19 Thay vo cụng thc (4.6): 1, 85.4 ,14 15 ,12 12 Si= 2 51, 4 15 ,12 12 0 ,14 15 ,12 0 ,19 ...

Ngày tải lên: 15/04/2013, 21:30

... g 16 f 15 e d 14 13 12 c b a 11 10 4543B LĐ C B D A Ph Si -Vcc +5v in4+ in4- out4 out3 in3+ in 314 13 12 11 10 out4 in4- in4+ +12 v in3+ in 314 13 12 11 10 TL 084 TL 4 011 BE out3 in1- in1+ out1 ... chi tiết tròn tin- K1HD Nguyễn Thị Lớp CĐ Cơ Bảng chân lý Số thập Mã vào BCD D C B phân 0 0 0 0 0 1 1 0 0 A 1 1 a 1 1 1 b 1 1 0 1 c 1 1 1 1 Hàm d 1 1 1 e 1 0 1 f 0 1 1 g 0 1 1 1 Các giảI mã đợc ... cao h1, k1 nên cách gần ta có hệ hai phơng trình bậc với ẩn h1, k1: a1 + b1h1 + c1k1 = a2 + b2 h1 + c2 k1 = a1 c a c1 h1 = b2 c1 b1 c F1 b1 = e a b1 a1 b2 e R Cos ( c) b2 + A b1 c =...

Ngày tải lên: 26/04/2013, 17:33

... P5 11 6,2875 11 6,2875 11 6,2875 11 6,2875 36 ,19 18 8,4422 10 11 11 6,2875 454,2438 12 11 6,2875 576 ,11 58 13 36 ,19 14 09,546 14 18 8,4422 14 09,546 15 454,2438 474,79 41 16 576 ,11 58 14 09,546 474,79 41 116 ,2875 ... diễn 1, 1252 96,7 411 0 ,11 61 0 ,13 54 32,9667 50 17 4 ,14 26 Vị trí Giá trị thực 11 6,2875 9997, 314 12 14 9 01, 617 6 3343,6749 19 1 41, 1483 Giá trị biểu diễn 1, 1252 95,8 510 0 ,11 61 0 ,13 54 8,7247 32,3558 18 5,2235 ... 11 6,2875 11 6,2875 11 6,2875 11 6,2875 11 6,2875 11 6,2875 11 6,2875 11 6,2875 11 6,2875 11 6,2875 11 6,2875 11 6,2875 11 6,2875 23:27 a4/p423:27 a4/p4 18 Ta có bảng trị số mô men thay Vị trí h1(mm) 49,4994...

Ngày tải lên: 27/04/2013, 23:23

Ngày tải lên: 25/10/2013, 12:47

... ngõ vào 4,5,6 ,14 A,6 ,14 6 ,14 7,8,9 ,12 7,8,9 ,12 5,7,8 ,11 / 10 ,11 ,13 10 ,11 ,13 10 ,11 ,13 4 ,14 4,8 ,14 4 ,14 14 5,6,7,9 ,12 5,7,9 ,12 5,7,9 ,12 5,6,7,8,9 ,12 8 ,12 / 10 ,11 10 ,11 10 ,11 10 ,11 Chu kỳ xung ngõ ... mã hexa: 000H 010 H 020H 030H 040H 050H 060H 070H 080H 090H 0A0H 0B0H 0C0H 0D0H 0E0H 0F0H 10 0H 11 0H 12 0H 13 0H 14 0H 15 0H 16 0H 17 0H 18 0H 19 0H 1A0H 1B0H 1C0H 1D0H 1E0H 1F0H 200H 210 H 220H 230H 240H ... mức cao nạp trình Sơ đồ chân VCC A8 A9 A11OE\VPPA10 CE\ O7 O6 O5 O4 O3 24 23 22 21 20 19 18 17 16 15 14 13 2732A 10 11 12 A7 A6 A5 A4 A3 A2 A1 A0 O0 O1 O2 GND Bảng trạng thái Mode Read/ Program...

Ngày tải lên: 05/01/2014, 20:10

... cos(2πn/(M − 1) ) 1. 5 Rectangular window Rectangular window |W1(ejω)| w1(n) 0.5 −20 10 10 n 20 30 0.5 −4 40 −3 −2 1 ω [rad] 4 1. 5 Hamming window Hamming window |W2(ejω)| w2(n) 0.5 −20 10 10 n 20 ... chữ nhật (1) Xét lọc thông thấp lí tưởng với ωc = π Low−pass filter with rectangular window Low−pass filter with rectangular window 1. 4 1. 4 1. 2 1. 2 window size M = 41 window size M = 10 1 Magnitude ... xứng / phản đối xứng, dễ dàng chứng minh được: H(z) = ±z −(M 1) H(z 1 ) ◮ Nếu H(z) có nghiệm z1 có nghiệm sau: ∗ ∗ z1 , 1/ z1 , 1/ z1 ◮ Biểu diễn vị trí điểm không mặt phẳng phức? Phương pháp cửa...

Ngày tải lên: 15/02/2014, 09:20

... kế vào công nghệ Advanced Digital Design with the Verilog HDL – chapter ©2009, Pham Quoc Cuong 11 Computer Engineering 2009 Mô kiểm tra chức (Simulation & Function verification) • Quay bước phát ... Advanced Digital Design with the Verilog HDL – chapter Phân chia mạch cộng bits ©2009, Pham Quoc Cuong 10 Computer Engineering 2009 Design Entry • Đặc tả thiết kế theo dạng chuẩn • Ngày dùng HDL • Mô ... Các module riêng lẻ Advanced Digital Design with the Verilog HDL – chapter ©2009, Pham Quoc Cuong 12 Computer Engineering 2009 Thiết kế tích hợp kiểm tra (Design integration and Verification) •...

Ngày tải lên: 07/03/2014, 11:20

... kiếm T6 D10 Danh sách kết tìm kiếm theo yêu cầu T6 D 11 Danh sách yêu cầu cần thống kê, lập báo cáo T7 Lê Duy Sơn T5 Page 18 Phân tích thiết kế Hệ thống D12 Các văn in kết thống kê cần báo cáo T7 ... Bộ phận quản lần / D1, D 11 lập báo cáo lý hồ sơ tháng D12 Tổng hợp liệu  Hồ sơ liệu Số TT Tên – vai trò Công việc liên quan D1 Hồ sơ cán ( gồm hồ sơ cá nhân; trình học T1, T2, tập, công tác, ... phận quản 15 0 / D1 lý hồ sơ năm D6 T5 Chỉnh sửa, bổ sung Bộ phận quản 2000 / D1, D7 thông tin vào hồ sơ lý hồ sơ năm D8 T6 Tìm kiếm, tra cứu Bộ phận quản D10 Lê Duy Sơn 10 lần/ D1, D9 Page 17 Phân...

Ngày tải lên: 26/03/2014, 15:55

... 12 ,94 Dây 61 27,38 12 ,94 Dây 61 32,84 15 ,52 Dây 61 32,84 15 ,52 Dây 91 38, 51 27 ,15 Dây 10 91 38, 51 27 ,15 Dây 11 91 44,30 31, 24 Dây 12 91 44,30 31, 24 Dây 13 91 50 ,16 35,37 Dây 14 91 50 ,16 35,37 Tên ... 28650 3.58 0.0 91 314 1 2000 12 04378 3 ,10 29.65 0.46 30650 3.83 0.094 314 1 2000 13 119 91 3 ,11 31. 65 0.46 32650 4.08 0.096 314 1 2000 14 09259 3 ,12 33.65 0.46 34650 4.33 0.099 314 1 2000 15 24 819 3,9 Cát ... hạt 1. 1 0.86 3430 0.42 0.036 314 1 11 40 15 7420.8 1. 2 0.76 4820 0.6 0.039 314 1 2000 297 917 .6 2 .1 0.73 6500 0. 81 0.042 314 1 10 00 17 4308.5 2.2 0.56 8000 0.044 314 1 2000 309577 3 .1 10.86 0.53 9930 1. 24...

Ngày tải lên: 27/03/2014, 20:30