bài 1 khảo sát cổng logic và flip flop

... sánh bít (74LS85) 13 Khảo sát ghi dịch bít (74LS194) 15 Khảo sát mạch cộng nhớ nhanh bít (74LS283) 18 BÀI KHẢO SÁT CỔNG LOGIC VÀ FLIP- FLOP I MỤC ĐÍCH VÀ YÊU CẦU Khảo sát cổng logic dùng vi mạch ... BÀI KHẢO SÁT CỔNG LOGIC VÀ FLIP- FLOP I MỤC ĐÍCH VÀ YÊU CẦU II DỤNG CỤ THÍ NGHIỆM III CÁC THÍ NGHIỆM Các cổng logic 2 Cấu tạo ngõ cổng TTL Khảo sát hoạt động Flip- Flop BÀI KHẢO SÁT HỆ TỔ HỢP VÀ ... VÀ HỆ TUẦN TỰ 11 I MỤC ĐÍCH VÀ YÊU CẦU 11 II DỤNG CỤ THÍ NGHIỆM 11 III CÁC THÍ NGHIỆM 11 Khảo sát mạch đếm không đồng (đếm nối tiếp) 11 Khảo sát mạch đếm đồng (74LS193) 12 Khảo sát mạch so sánh

Ngày tải lên: 28/09/2019, 11:41

... chân 7 của IC1 và chân 7 của IC2 đến bảng ( - ) của KIT - Bước 4: Nối các chân 1, 4, 10 , 13 của IC1 cà chân 1, 4, 10 , 13 của IC2 vào chung một SW0 trên KIT Bật SW0 lên 1 (vì PRE và CLR của IC7474 ... (Phần 2.3): I Bài 2.3 .1: Thiết kế, mô phỏng và hoàn thiện D Flip- Flop bằng cách sử dụng J-K Flip- flop (cho phép sử dụng các cổng logic khác nếu cần thiết) 1 Các bước cơ bản để giải quyết bài toán: ... qua chân 12 của IC1 Nối LED2 qua chân 2 của IC2 - Bước 7: Các Output chân 5 và chân 9 của IC 1 lần lượt nối vào chân 11 của IC1 và chân 3 của IC2 - Bước 8: Bật nguồn của KIT và quan sát hiện

Ngày tải lên: 01/04/2024, 00:04

... x x Q (hold)* 1 0 0 Q (latch) 1 0 1 0 (reset) 1 1 0 1 (set) 1 1 1 Inhibited E,S,R active “High” Set Q =1, Q=0 Reset Q=0,Q =1 X Q=Q ESR =11 0 ESR =10 1 0xx, 11 0 11 1 11 1 Inhibited State ... Q’=Q’ =1 (Inhibited) 0 1 1 (set) 1 0 0 (reset) 1 1 Q (latch)* * Latch = No change SR latch S, R active “Low” NAND structure Set Q =1, Q=0 Reset Q=0,Q =1 X Q=Q SR= 01 SR =10 SR =11 SR= 01 ... Edge-triggered Flip- Flop •  SR Flip- Flop •  JK Flip- Flop •  D Flip- Flop •  T Flip- Flop •  Asynchronous set and reset (Preset and Clear) •  Some applications of the flip- flops (1) (2) (3) Dr.

Ngày tải lên: 28/03/2014, 00:42

... hệ logic Qn +1 Qn, R, S biểu thị bảng chức mô tả chuyển đổi trạng thái xảy ra: Qn 0 0 1 1 R 0 1 0 1 S 1 1 Qn +1 x 1 x Phương trình đặc trưng FF: Q Q Bảng Karnaugh: Q RS 00 n 0 01 A 1 1 S 11 x 10 ... ⋅ Z = 1? ? ?1 = Z3 = Z1 ⋅ Z = = D CP đóng vai trò tín hiệu đầu vào cổng C thông, cổng D ngắt + Nếu D = thì: Z = D ⋅ Z = ? ?1 = Z3 = Z1 ⋅ Z = ? ?1 = CP đóng vai trò tín hiệu đầu vào cổng C ngắt, cổng D ... không đổi thời gian CP = Flip flop D 5 .1 Cấu trúc mạch điện: Q Q A B 5.2 Nguyên lý làm việc: Z1 Z2 - Khi CP = 0: Các cổng C, D bị khãa, Z1 = Z2 = 1, C D FF c¬ gồm cổng A, B trì CP Z3 trạng thái

Ngày tải lên: 18/06/2014, 13:20

... 1 0 1 0 1 cấm 1 0 Không đổi Bảng trạng thái: 2. FF - JK FF-RS có điểm bất tiện, khi S và R ở mức cao thì ngõ ra bất ổn. S D R D Q Q CK Q J Q K J K CK Q 0 0 1 1 0 1 0 1 1 1 1 1 Q 0 (không ... đổi) 0 1 (đảo lại) 0 Q [...]... 7 417 5/LS175, 74LS364, 74LS374, 74LS573 … MẠCH ĐĂNG KÝ DI CHUYỂN (SHIFT REGISTER) I. Đại cương  Mỗi flipflop có 2 trạng thái 0 hay 1 và ta có thể kích thích vào ... FLIP - FLOP S D R D Q FF RS Q Q S D R D Q I. Đại cương  Flip Flop được mô tả bằng một ô vuông có nhiều ngõ vào chỉ có hai ngõ ra có tên là Q và có đặc tính liên hợp

Ngày tải lên: 20/06/2014, 07:29

... NG C A FLIP FLOP VÀ CH TỨ Ụ Ủ Ố 1. Đ m:ế 5.6 NG D NG C A FLIP FLOP VÀ CH TỨ Ụ Ủ Ố 1. L u d li u song song:ư ữ ệ 5.7 M CH GHI D CHẠ Ị 5.7 M CH GHI D CHẠ Ị Flip flop có kh năng nh ả ớ 1 bit Mu ... c nhi u ượ ề bit??? Các flip flop nhóm l i đ t o ạ ể ạ thành thanh ghi (register) 5.7 M CH GHI D CHẠ Ị 1. C u t o c a ghi d ch c b n:ấ ạ ủ ị ơ ả CL CK D li u ữ ệ vào n i ố ti pế Q A Q B Q ... c . Các lo i ghi d ch:ạ ị 5.7 M CH GHI D CHẠ Ị 1. Các lo i ghi d ch:ạ ị N p song song:ạ Hình: n p song song vào ghi d chạ ị 5.7 M CH GHI D CHẠ Ị 1. Các lo i ghi d ch:ạ ị D ch chuy n trái:ị ể Mu

Ngày tải lên: 27/07/2014, 12:20

... 74HC/HCT563ơ ồ ả ậ ủ 1. Kh o sát m t s IC Flip Flop và m t s ch t CMOSả ộ ố ộ ố ố 5.5 Flip Flop và ch t CMOSố S đ c a 1 ch t c a 74CH/HCT563ơ ồ ủ ố ủ 1. Kh o sát m t s IC Flip Flop và m t s ch t CMOSả ... ộ ố ố 5.5 Flip Flop và ch t CMOSố S đ c a 1 ch t c a 74CH/HCT173ơ ồ ủ ố ủ 5.5 Flip Flop và ch t CMOSố Sau đây là m t s Flip Flop D khác:ộ ố 5.6 NG D NG C A FLIP FLOP VÀ CH TỨ Ụ Ủ Ố 1. M ch chia ... t n sô (flip flop T):ạ ầ Q Q CK SJ CK K T Q 0 T =1 CK Q 1 1 0 0 Flip flop JK m c nh flip flop T đ th c hi n s chia đôi t n s CKắ ư ể ự ệ ự ầ ố 5.6 NG D NG C A FLIP FLOP VÀ CH TỨ Ụ Ủ Ố 1. M ch

Ngày tải lên: 27/07/2014, 12:20

... ứ ấ ứ 5.5 Flip Flop và ch t CMOSố 1. M ch ch t CMOSạ ố CK Hình: M ch Ch t dùng c ng truy nạ ố ổ ề 5.5 Flip Flop và ch t CMOSố 1. Flip Flop D CMOS Nh n xét: là 2 c ng truy n Tậ ổ ề 1 , T 4 đ ... tính đi n:ặ ệ pF C L 15 = Q 0 Q 0 Ω= K R L 2 pF C L 15 = Q 0 Q 0 Ω= K R L 2 pF C L 15 = 5.4 IC FLIP FLOP TTL – Đ C TÍNH K THU TẶ Ỹ Ậ Đ c tính chuy n m ch:ặ ể ạ 5.5 Flip Flop và ch t CMOSố Y CK CK ... Tậ ổ ề 1 , T 4 đ c kích nh ượ ư nhau (CK vào P, vào N) và 2 c ng truy n T2, ổ ề T3 đ c kích nh nhau( CK vào P, CK vào N).ượ ư CK T 1 Hình: M ch Flip Flop D dùng c ng truy nạ ổ ề  C u t o m ch

Ngày tải lên: 27/07/2014, 12:20

... 5.3 FLIP FLOP D, CH T D, KÝ HI U IEEE/ANSIỐ Ệ 1. Ký hi u IEEE/ANSI c a flip flop: ệ ủ Q Q CL CK PR SJ C K R Flip Flop JK 5.3 FLIP FLOP D, CH T D, KÝ HI U IEEE/ANSIỐ Ệ 1. Ký hi u IEEE/ANSI c a flip ... IEEE/ANSI c a flip flop: ệ ủ Q Q CL CK PR S J C R Flip Flop D 5.3 FLIP FLOP D, CH T D, KÝ HI U IEEE/ANSIỐ Ệ 1. Ký hi u IEEE/ANSI c a flip flop: ệ ủ Q Q EN D C Ch t Dố 5.3 FLIP FLOP D, CH T D, KÝ ... 5.3 FLIP FLOP D, CH T D, KÝ HI U IEEE/ANSIỐ Ệ 1. Ch t D:ố Gi i thích cách ho t đ ng: (E = 1) ả ạ ộ N u D = 1: (màu xanh = 0, màu đ = 1) ế ỏ E 5.3 FLIP FLOP D, CH T D, KÝ HI U IEEE/ANSIỐ Ệ 1. Ch

Ngày tải lên: 27/07/2014, 12:20

... ch t o c nh dùng 1 c ng NOT và 1 c ng AND. ạ ạ ạ ổ ổ Chính s trì hoãn qua c ng NOT và AND đã tao nên ự ổ 1 xung h p ngõ raẹ ở CK 1 0 CK 1 0 CK 1 0 ↑ CK 1 CK 1 CK 1 ↓ 0 0 0 flip flop d ng n y b ... a Flip Flop D và Ch t ủ ố D. 1. Flip Flop D:  Gi i thi u:ớ ệ  Flip Flop D có m t ngõ vào ộ nên r t thu n ti n trong vi c s ấ ậ ệ ệ ử d ng.ụ  C u t o: ấ ạ  Khi n i 2 ngõ vào ố c a Flip Flop ... sao ngõ vào ộ ạ ể ạ vi t t t là D - ế ắ Delay). 5.3 FLIP FLOP D, CH T D, KÝ HI U IEEE/ANSIỐ Ệ 1. Flip Flop D: D ng sóng c a Flip Flop D:ạ ủ 5.3 FLIP FLOP D, CH T D, KÝ HI U IEEE/ANSIỐ Ệ 1. Ch t

Ngày tải lên: 27/07/2014, 12:20

... Trang 13 A B Y 0 0 1 1 0 1 0 1 0 0 0 1 Nhận xét: ngõ ra của cổng logic AND chỉ lên mức 1 khi các ngõ vào là 1  A,B: ngõ vào tín hiệu logic  0: mức logic thấp  1: mức logic ... Ngõ ra của cổng NAND ở mức logic 1 khi tất cả các đầu vào là 0. 4. Cổng OR Dùng thực hiện chức năng cộng logic Kí hiệu: Bảng trạng thái. A B Y 0 0 1 1 0 1 0 1 0 1 1 1 Nhận ... bước:  Bước 1: cách ly giữa 2 Flip- Flop chủ và tớ.  Bước 2: ghi thông tin vào Flip- Flop chủ.  Bước 3: cách ly giữa đầu vào và Flip- Flop chủ.  Bước 4: chuyển thông tin từ Flip- Flop chủ đến

Ngày tải lên: 28/07/2014, 08:20

... bng trng thỏi nh nhng hỡnh sau : Hỡnh 6 .12 Kớ hiu khi v bng s tht ca cht D Hỡnh 6 .13 Cu to cht D Chửụng 6: Flip - Flop 82 Baứi giaỷng Vi maùch 6.2.6 Flip Flop khi cú thờm ngừ vo trc tip Nh thy ... cú ngừ xoỏ clear o 7476 : 2FF JK cu to ch t, ck tỏc ng cnh lờn, cú c preset v clear o 7 411 2 /11 3 /11 4 : 2 FF JK ny cnh xung cú preset v clear o 74276/LS276 : 4 FF JK dựng ck riờng v ny cnh ... Baứi giaỷng Vi maùch CHNG 6 FLIP- FLOP (FF) 6 .1 TNG QUAN V FLIP FLOP (FF) FF l mch cú kh nng lt li trng thỏi ngừ ra tu theo s tỏc ng thớch hp

Ngày tải lên: 01/08/2014, 01:20

... 2NR=&#D-0 1? ??+2,-   0%++2-2&5;<<< 1? ??A_>P-2  `a1a8b\b: 1? ??A_>P  `a1ab -]`a1a8b\b: K2QD[DC("&c2`0E(d`e ... !#$$? ?1? ??+234/2+&5,-672+ $1? ??  0 $1? ??    7/-7LM0+2QR&S>?@T4U &  0 $1? ?? 829 ... !#$%"&'()*#(+,-&./0 !#$$? ?1? ??+234/2+&5,-672+ $1? ?? 0 $1? ??   0 $1? ?? 829 : 0 $1? ??  0%++2-2&5;<<< !#$$$&=>+2+&5

Ngày tải lên: 12/04/2015, 14:37

... vào đặt trước CLR đầu vào xoá Một phần tử FF – D IC 7474 có ký hiệu bảng chân lý hình 10 -1 bảng 10 -1: Hình 10 -1 PR 1 CL R 1 CK D Qn +1 x x x x 1   Bảng 10 -1 1 Hướng dẫn thực hành mạch FLIP- FLOP ... THÍ NGHIỆM MẠCH FLIP- FLOP J-K 10 BÀI 3: THÍ NGHIỆM MẠCH FLIP- FLOP D 13 BÀI 4: THÍ NGHIỆM MẠCH FLIP- FLOP T 15 Hướng dẫn thực hành mạch FLIP- FLOP ... -CHƯƠNG 1: TỔNG QUAN VỀ CÁC MẠCH FLIP- FLOP VÀ MƠ HÌNH THỰC HÀNH MẠCH FLIP- FLOP 1. 1: mạch FLIP- FLOP (FF) - FF mạch có khả lật lại trạng thái ngõ tuỳ theo tác động thích hợp ngõ vào, điều có

Ngày tải lên: 26/02/2019, 16:42

... = x1 + x2 e Cổng NAND (cổng VÀ-KHÔNG) x1 y x2 x1 y x2 x1 0 1 x2 1 y 1 Phương trình tốn học: y = x1x = x1 + x f Cổng NOR (cổng HOẶC-KHÔNG) x1 0 1 x2 1 y 0 x1 y xn Phương trình tốn học: y = x1 + ... Trang yXOR = x1 x + x1 x2 = x1⊕ x2 x1 x1 x2 0 1 y x2 y 1 1 h Cổng XNOR (eXclusive-OR) Đây cổng thực việc so sánh xem tín hiệu vào có giống hay khơng? Nếu tín hiệu vào giống cổng cho mức logic ngõ ... Bài – Digital Logic Fundamentals x1 0 1 x2 1 Trang x1 y 0 y x2 d Cổng OR (cổng Hoặc) x1 x1 y y x2 x2 Ký hiệu Châu Âu Ký hiệu theo Mỹ, Nhật, Úc Cổng OR thực phép tốn cộng logic tín hiệu vào,...

Ngày tải lên: 16/12/2013, 02:15

... = x1 + x2 e Cổng NAND (cổng VÀ-KHÔNG) x1 y x2 x1 y x2 x1 0 1 x2 1 y 1 Phương trình tốn học: y = x1x = x1 + x f Cổng NOR (cổng HOẶC-KHÔNG) x1 0 1 x2 1 y 0 x1 y xn Phương trình tốn học: y = x1 + ... Trang yXOR = x1 x + x1 x2 = x1⊕ x2 x1 x1 x2 0 1 y x2 y 1 1 h Cổng XNOR (eXclusive-OR) Đây cổng thực việc so sánh xem tín hiệu vào có giống hay khơng? Nếu tín hiệu vào giống cổng cho mức logic ngõ ... Bài – Digital Logic Fundamentals x1 0 1 x2 1 Trang x1 y 0 y x2 d Cổng OR (cổng Hoặc) x1 x1 y y x2 x2 Ký hiệu Châu Âu Ký hiệu theo Mỹ, Nhật, Úc Cổng OR thực phép tốn cộng logic tín hiệu vào,...

Ngày tải lên: 27/01/2014, 12:20

... 1- 2 (Hình 1- 11) Cấp nguồn +5V nguồn DC POWER SUPPLY cho mảng D 1- 2 Thực nối dây hình 1. 11 (Đường kẻ đậm dây nối) +5V R10 10 k R 11 1.5k LS1 A T5 c828 T3 R12 10 0 T6 c828 D4 B T4 LS2 Hình 1. 11 R12 ... mức logic [0], [1] II.2 KHẢO SÁT CÁC CỔNG CƠ BẢN HỌ TTL II.2 .1 Khảo sát cổng đảo Mảng thí nghiệm : Mảng D 1- 1 (Hình 1- 2) Cấp nguồn +5V nguồn DC POWER SUPPLY cho mảng D 1- 1 [1] LS1 N A C LED1 1k ... C, Ghi kết vào bảng 1. 10 Bước 3: Giữ nguyên LS1 = [1] , thay đổi LS2 vò trí [0] [1] , quan sát thay đổi ngõ LED1 Ghi nhận cho trường hợp Bảng 1. 10 LS1 [0] [0] [1] [1] LS2 [0] [1] [0] [1] Trạng thái...

Ngày tải lên: 18/06/2014, 11:20

... 1)  lg (10 x2 11 x 1) x    7x 1    1    x   x   ;   1;  Điều kiện:   10  10 x 11 x 1   10    x 1 lg(7x 1)  lg (10 x2 11 x 1)  7x 1  10 x2 11 x 1  10 x2 18 x ... 21 x  2.265 x 1 9 3x2 x2  2x 1 x 1 x 10 16 x 1 x 1   4 x 8)  x 11 ) Phương pháp đặt ẩn phụ: 3 x  22 x 1 10)   2   12 ) 2x 4x.0 ,12 5 x 1 x2 0 2 x  x 1 x 1  43  Đặt t  ...  2)    40  4(b 1) 2       40 ( thay a (1) )  b 1 b 1   b 1  (b 1) 2  b 1  1 b 1  1  (b 1) 10 (b 1)      b 1   b 1  3 (b 1) 9 b  0 a  2 b...

Ngày tải lên: 23/04/2016, 00:35

... dùng hỗn hợp lặp for…while 10 11 CHƯƠNG II ỨNG DỤNG CỦA MAPLE VÀO CÁC BÀI TOÁN KHẢO SÁT HÀM SỐ VÀ TÍCH PHÂN I Bài tốn khảo sát hàm số Giới thiệu toán Bài toán khảo sát hàm số toán chương trình ... cận c1< c2`): P1:= 5*x^2: a:=4: c1:=0: c2:=pi/2: (`*Tính tích phân: ` ( Int(P1*sin(a*x),x= c1 c2))); if (degree(P1) = 0) then Int(P1*sin(a*x),x= c1 c2)= simplify(Eval(int(P1*sin(a*x),x),x=[c1,c2])); ... ` (simplify(int(P1*sin(a*x),x=c1 c2)))); end if; 19 u:=P1: if (degree(diff(P1,x))0 and degree(P1)0) then (`Ta tính tích phân phương pháp tích phân phần:`); (`Đặt: u = `(P1)); (` dv = ` (sin(a*x)*dx));...

Ngày tải lên: 08/01/2014, 11:14