HƯỚNG dẫn THỰC HÀNH MẠCH FLIP FLOP

Hướng dẫn thực hành mạch FLIP-FLOP -MỤC LỤC 1.1: mạch FLIP-FLOP (FF) 1.2: tổng quan mơ hình CHƯƠNG 2: CÁC BÀI THÍ NGHIỆM MẠCH FLIP-FLOP BÀI 1: THÍ NGHIỆM MẠCH FLIP-FLOP R-S CÓ SỬ DỤNG CỔNG NAND .4 2.1 FF- RS tác động mức thấp: 2.2 Flip- flop RS có ngã vào Preset Clear: BÀI 2: THÍ NGHIỆM MẠCH FLIP-FLOP J-K 10 BÀI 3: THÍ NGHIỆM MẠCH FLIP-FLOP D 13 BÀI 4: THÍ NGHIỆM MẠCH FLIP-FLOP T 15 Hướng dẫn thực hành mạch FLIP-FLOP -CHƯƠNG 1: TỔNG QUAN VỀ CÁC MẠCH FLIP-FLOP VÀ MƠ HÌNH THỰC HÀNH MẠCH FLIP-FLOP 1.1: mạch FLIP-FLOP (FF) - FF mạch có khả lật lại trạng thái ngõ tuỳ theo tác động thích hợp ngõ vào, điều có ý nghĩa quan trọng việc lưu trữ liệu mạch xuất liệu cần Có nhiều loại flip flop khác nhau, chúng sử dụng rộng rãi nhiều ứng dụng Các mạch FF thường kí hiệu sau Hình 3.1.11 Ký hiệu FF Nếu ngõ vào định ngõ ngõ đồng hồ ck lại có thay đổi Chân Ck tác động mức thấp hay mức cao tuỳ vào cấu trúc bên IC FF, với IC FF cố định có kiểu tác động mà thối, ví dụ với IC 74112 có cách tác động xung Ck tác động theo cạnh xuống - Các loại FF Hình 2.1.13 Kí hiệu khối loại FF nảy cạnh lên Ck Hướng dẫn thực hành mạch FLIP-FLOP 1.2: tổng quan mơ hình  Cách vận hành Bước 1: cấp nguồn cho hệ thống cách cấp nguồn 5Vdc vào điểm cấp nguồn “power” Bước : để thực hành khối ta bật nguồn cho khơi cách bật cơng tắc POWER lên vị trí ON đèn báo nguồn sáng “chú ý: khối không thực hành nên tắt nguồn khối tránh trường hợp chập cháy” Hướng dẫn thực hành mạch FLIP-FLOP -CHƯƠNG 2: CÁC BÀI THÍ NGHIỆM MẠCH FLIP-FLOP BÀI 1: THÍ NGHIỆM MẠCH FLIP-FLOP R-S CÓ SỬ DỤNG CỔNG NAND I MỤC ĐÍCH THÍ NGHIỆM - Nắm ý nghĩa, hoạt động FF – RS II TÓM TẮT LÝ THUYẾT 2.1 FF- RS tác động mức thấp: (H 6.2) chốt RS có ngã vào R S tác động mức thấp Các trạng thái logic cho Bảng thật 6.3 Bảng thật 6.3 (H 6.2) Để có chốt RS tác động mức cao dùng cổng NAND, người ta thêm vào cổng đảo ngã vào mạch (H 6.2) (H 5.3) (H 6.4a) ký hiệu chốt RS tác động cao (H 6.4b) chốt RS tác động thấp Hướng dẫn thực hành mạch FLIP-FLOP Trong phần đây, ta sử dụng chốt RS tác động mức cao dùng cổng NAND Khi thêm ngã vào xung CK cho chốt RS ta FF RS (H 6.5a) FF RS có ngã vào R, S xung đồng hồ CK tác động mức cao (a) (H 6.5) (b) Hoạt động FF (H 6.5a) cho Bảng thật: (Bảng 6.4) Vào CK 1 1 S x 0 1 R x 1 Ra Q+ Q Q Cấm (Bảng 6.4) Để có FF RS có xung đồng hồ tác động thấp cần thêm cổng đảo cho ngã vào CK (H 6.5b) Ta có bảng thật giống Bảng 6.4, trừ ngã vào CK phải đảo lại 2.2 Flip- flop RS có ngã vào Preset Clear: Tính chất FF có trạng thái ngã mở máy Trong nhiều trường hợp, cần đặt trước ngã Q=1 Q=0, muốn thế, người ta thêm vào FF ngã vào Preset (đặt trước Q=1) Clear (Xóa Q=0), mạch có dạng (H 6.6a) (H 6.6b) ký hiệu FF RS có ngã vào Preset Clear tác động mức thấp Hướng dẫn thực hành mạch FLIP-FLOP (a) (H 6.6) (b) Thay cổng NAND cuối hai cổng NAND ngã vào, ta FF RS có ngã vào Preset (Pr) Clear (Cl) Khi ngã Pr xuống thấp (tác động) ngã Cl lên cao ngã Q lên cao bất chấp ngã vào lại Khi ngã Cl xuống thấp (tác động) ngã Pr lên cao ngã Q xuống thấp bất chấp ngã vào lại Ngồi ngã vào Pr Cl đưa ngã vào cổng AND, nơi đưa tín hiệu CK vào, mục đích việc làm ngã vào Pr Cl tác động mức thấp tín hiệu khóa cổng AND này, vơ hiệu hóa tác dụng xung CK Hướng dẫn thực hành mạch FLIP-FLOP -Bảng thật FF RS có Preset Clear (tác động thấp) cho bảng 6.5 Pr Cl CK S R Q+ 0 1 1 1 1 1 1 x x x 1 1 x x x x 0 1 x x x x 1 Cấm Q Q Cấm bảng 6.5 Lưu ý: Trên bảng 5.5, dòng thứ tương ứng với trạng thái cấm hai ngã vào Pr Cl đồng thời mức tác động, cổng NAND cuối đóng, nên Q+=Q=1 Kết nối thành chuỗi hai FF RS với hai ngã vào xung CK hai FF có mức tác động trái ngược nhau, ta FF chủ tớ (H 6.7) (H 6.7) Hoạt động FF giải thích sau: - Do CKS tầng tớ đảo CKM = CK tầng chủ nên CK=1, tầng chủ giao hốn tầng tớ ngưng Trong khoảng thời gian này, liệu từ ngã vào R S đưa ổn định ngã R’ S’ tầng chủ, thời điểm xung CK xuống thấp, R’ S’ truyền đến ngã Q Q (H 6.8) Hướng dẫn thực hành mạch FLIP-FLOP (H 6.8) - Đối với trường hợp R = S =1 C K=1 R’= S’ =1, CK xuống thấp hai ngã xuống thấp, mạch khỏi trạng thái cấm, S’ hay R’ xuống thấp trước khơng đoán trước nên mạch rơi vào trạng thái bất định, nghĩa Q+ =1 =0, khác với Q+ Ta có bảng thật: S 0 1 R 1 CK ↓ ↓ ↓ ↓ Q+ Q Bất định Tóm lại, FF RS chủ tớ khỏi trạng thái cấm rơi vào trạng thái bất định, đồng thời ta FF có ngã vào xung đồng hồ tác động cạnh xuống tín hiệu CK Để có FF RS có ngã vào xung đồng hồ tác động cạnh lên tín hiệu CK ta dời cổng NOT đến ngã vào FF chủ cho tín hiệu CK vào thẳng FF tớ Mặc dù thoát khỏi trạng thái cấm FF RS chủ tớ trạng thái bất định nên người ta sử dụng FF RS trường hợp R=S III CÁC BƯỚC TIẾN HÀNH THÍ NGHIỆM: 1) Nối dây dẫn theo sơ đồ sau: Hướng dẫn thực hành mạch FLIP-FLOP Hình 3.1 2) Sử dụng nút nhấn đầu vào CB1,CB2,CB3,CB4 , nút nhấn tác động tác động mức đền led sáng ,sử dụng đèn LED cho việc biểu thị đầu mức đèn led tắt mức đèn led sáng 3) Điền vào bảng kết thu tiến hành thí nghiệm: R S Qn+1 IV BÁO CÁO THÍ NGHIỆM: 1) Số thứ tự, tên thực hành 2) Mục đích thực hành 3) Trình tự tiến hành thí nghiệm kết thu Hướng dẫn thực hành mạch FLIP-FLOP -V CÂU HỎI KIỂM TRA: Khi đầu vào S tác động mức đầu R thay đổi mức tác động 0-1 đầu có thay đổi trạng thái khơng? Tại sao? BÀI 2: THÍ NGHIỆM MẠCH FLIP-FLOP J-K I MỤC ĐÍCH THÍ NGHIỆM - Nắm ý nghĩa, hoạt động FF – JK II TÓM TẮT LÝ THUYẾT FF – JK loại flip-flop vạn có nhiều ứng dụng ứng dụng kỹ thuật số Trong FF này, đầu vào J K đầu Q có đầu vào điều khiển: CLK (Clock ) CLR (Clear ), đó, CLK đầu vào xung đồng bộ, CLR đầu vào xoá Một phần tử FF – JK IC7473 có sơ đồ chân trình bày hình 6-3 Hình 9-1 Bảng chân lý FF - JK bảng 9-1 CL R 1 CL K x é é J K Qn+1 x 0 x Qn 1 Hướng dẫn thực hành mạch FLIP-FLOP -1 é 1 é 1 Qn Bảng 9-1 Từ bảng chân lý rút nhận xét: - Các đầu vào J K có đặc tính giống S R FF - RS - Tuy nhiên, J = K = mạch hoạt động III CÁC BƯỚC TIẾN HÀNH THÍ NGHIỆM: 1) Nối dây dẫn theo sơ đồ sau: 2) Sử dụng nút nhấn đầu vào CB1,CB2,CB3,CB4 , nút nhấn tác động tác động mức đền led sáng ,sử dụng đèn LED cho việc biểu thị đầu mức đèn led tắt mức đèn led sáng 3) Điền vào bảng kết thu tiến hành thí nghiệm: CL R CL K J K Qn+1 Hướng dẫn thực hành mạch FLIP-FLOP IV BÁO CÁO THÍ NGHIỆM: 1) Số thứ tự, tên thực hành 2) Mục đích thực hành 3) Trình tự tiến hành thí nghiệm kết thu V CÂU HỎI KIỂM TRA: Khi đầu vào J, K thay đổi trạng thái mà chưa có xung nhịp CLK đầu có thay đổi trạng thái không? Tại sao? Hướng dẫn thực hành mạch FLIP-FLOP -BÀI 3: THÍ NGHIỆM MẠCH FLIP-FLOP D I MỤC ĐÍCH THÍ NGHIỆM: Nắm ý nghĩa, hoạt động FF – D II TÓM TẮT KIẾN THỨC CĨ LIÊN QUAN: Flip – flop D có hai đầu Q và đầu vào liệu D, ngồi có đầu vào điều khiển PR (Preset ) CLR (Clear ), đó, PR đầu vào đặt trước CLR đầu vào xoá Một phần tử FF – D IC 7474 có ký hiệu bảng chân lý hình 10-1 bảng 10-1: Hình 10-1 PR 1 CL R 1 CK D Qn+1 x x x x 1   Bảng 10-1 1 Hướng dẫn thực hành mạch FLIP-FLOP -Từ bảng chân lý rút nhận xét: trạng thái đầu lặp lại trạng thái đầu vào D thời điểm trước Nghĩa tín hiệu đầu bị trễ so với tín hiệu đầu vào khoảng thời gian Do tính chất FF-D mà người ta thường dùng chúng để làm trễ tín hiệu logic III CÁC BƯỚC TIẾN HÀNH THÍ NGHIỆM: 1) Nối dây dẫn theo sơ đồ sau: Hình 10-2 2) Sử dụng công tắc đầu vào xung cho đầu vào, sử dụng đèn LED cho việc biểu thị đầu 3) Điền vào bảng kết thu tiến hành thí nghiệm: S R IV BÁO CÁO THÍ NGHIỆM: 1) Số thứ tự, tên thực hành CK D Qn+1 Hướng dẫn thực hành mạch FLIP-FLOP -2) Mục đích thực hành 3) Trình tự tiến hành thí nghiệm kết thu V CÂU HỎI KIỂM TRA: Các đầu vào R S có tác dụng gì? BÀI 4: THÍ NGHIỆM MẠCH FLIP-FLOP T I MỤC ĐÍCH THÍ NGHIỆM: Nắm ý nghĩa, hoạt động FF – T II TÓM TẮT KIẾN THỨC CÓ LIÊN QUAN: Nối chung hai ngã vào J K FF JK ta FF T (H 6.10) Tính chất FF T thể bảng thật 6.10: hình 6.10 - Khi T=0, FF khơng đổi trạng thái dù có tác động CK - Khi T=1, FF đổi trạng thái lần có xung CK tác động T CK ↓ ↓ Q+ Q Bảng 6.10 III CÁC BƯỚC TIẾN HÀNH THÍ NGHIỆM: 1) Nối dây dẫn theo sơ đồ sau: Hướng dẫn thực hành mạch FLIP-FLOP Hình 10-2 2) Sử dụng công tắc đầu vào xung cho đầu vào, sử dụng đèn LED cho việc biểu thị đầu 3) Điền vào bảng kết thu tiến hành thí nghiệm: CK T Qn+1 IV BÁO CÁO THÍ NGHIỆM: 1) Số thứ tự, tên thực hành 2) Mục đích thực hành 3) Trình tự tiến hành thí nghiệm kết thu V CÂU HỎI KIỂM TRA: - đầu vào CK có tác dụng gì? .. .Hướng dẫn thực hành mạch FLIP- FLOP -CHƯƠNG 1: TỔNG QUAN VỀ CÁC MẠCH FLIP- FLOP VÀ MÔ HÌNH THỰC HÀNH MẠCH FLIP- FLOP 1.1: mạch FLIP- FLOP (FF) - FF mạch. .. kết thu tiến hành thí nghiệm: R S Qn+1 IV BÁO CÁO THÍ NGHIỆM: 1) Số thứ tự, tên thực hành 2) Mục đích thực hành 3) Trình tự tiến hành thí nghiệm kết thu Hướng dẫn thực hành mạch FLIP- FLOP ... tiến hành thí nghiệm: CL R CL K J K Qn+1 Hướng dẫn thực hành mạch FLIP- FLOP IV BÁO CÁO THÍ NGHIỆM: 1) Số thứ tự, tên thực hành 2) Mục đích thực hành