Thí nghiệm Số-Bài 1: Khảo sát cổng Logic ppt

• Khảo sát cấu trúc của một số cổng cơ bản • Khảo sát một số mạch logic ứng dụng thông thường.. • Khảo sát một số tính chất cơ bản của họ vi mạch TTL, CMOS.. Những thông số quan trọng c

Trang 1

Họ tên:

Lớp:

Nhóm:

Bàn số:

BÀI 1 KHẢO SÁT CỔNG LOGIC

MỤC ĐÍCH VÀ YÊU CẦU THÍ NGHIỆM

Giúp sinh viên bằng thực nghiệm khảo sát :

• Khảo sát mức logic

• Khảo sát các loại cổng cơ bản

• Khảo sát cấu trúc của một số cổng cơ bản

• Khảo sát một số mạch logic ứng dụng thông thường

• Khảo sát một số tính chất cơ bản của họ vi mạch TTL, CMOS

THIẾT BỊ SỬ DỤNG

1 Thiết bị chính cho thí nghiệm điện tử số DTS21

2 Dao động ký 3 tia

3 Khối thí nghiệm DM- 201

4 Dây nối

PHẦN I : CƠ SỞ LÝ THUYẾT

Phần này nhằm tóm lược những vấn đề lý thuyết thật cần thiết phục vụ cho bài thí

nghiệm và các câu hỏi chuẩn bị để sinh viên phải đọc kỹ và trả lời trước ở nhà

Những thông số quan trọng của vi mạch số là: mức logic, trễ truyền đạt, công suất, độ ổn định nhiễu, khả năng mắc tải vào, ra (Fanin, Fanout)

Một số công nghệ chế tạo vi mạch số: họ PMOS, NMOS, CMOS, ECL, IIL, TTL, trong phần thí nghiệm này sinh viên sẽ khảo sát các cổng logic chủ yếu

ở hai họ thông dụng hiện nay TTL và CMOS

I.1 MỨC LOGIC

• Mức logic là thông số quan trọng của vi mạch số, các dữ liệu (thông tin)

trong kỹthuật số được mã hóa ở 2 mức logic [0] và [1]

• Mức Logic là giá trị điện áp vào, ra quy định cho các số nhị phân 0 và 1

• Trong thực tế, giá trị điện áp có thể biến đổi chút ít do khả năng của các phần tử trong mạch, do sự biến đổi của nguồn cung cấp, do nhiệt độ và một số thông số khác Thông thường các nhà chế tạo sẽ đưa ra giá trị lớn nhất và nhỏ nhất của điện áp cho phép đối với mức logic 0 và mức logic 1

Trang 2

• Mức logic [0] và [1] tương ứng cho TTL và CMOS như sau (giả sử rằng TTL và CMOS cùng cấp nguồn +5V)

LOGIC 0

LOGIC 1

Không xác định

0V 1,5V 3,5V 5,0V

I.2 NHẮC LẠI CÁC CỔNG LOGIC CƠ BẢN

LOGIC 0

LOGIC 1

Không xác định

0V 0,8V 2,0V 5,0V

a Cổng ĐỆM

Biểu thức Boolean có dạng: Y = A

b Cổng NOT:

Biểu thức Boolean có dạng:

c Cổng AND: Là cổng có ít nhất 2 ngõ vào và 1 ngõ ra Biểu thức Boolean

có dạng: Y = A.B

Y=A.B A

B

d Cổng NAND: LaØ cổng có ít nhất 2 ngõ vào và 1 ngõ ra Biểu thức

Boolean có dạng: Y = A.B

A B

Y= A

Bảng sự thật Ngõ vào Ngõ ra

A Y=A

0 1

1 0

Bảng sự thật Ngõ vào Ngõ ra

A Y=A

0 0

1 1

Y= A.B

Y= A

Bảng sự thật

Ngõ vào Ngõ ra

0 0 0

0 1 0

1 0 0

1 1 1

Y = A

A

Bảng sự thật

A B Y = A.B

0 0 1

0 1 1

1 0 1

1 1 0

Trang 3

e Cổng OR: Là cổng có ít nhất 2 ngõ vào và 1 ngõ ra Biểu thức Boolean có

dạng: Y=A+B

A B

Y=A+B

f Cổng NOR: Là cổng có ít nhất 2 ngõ vào và 1 ngõ ra Biểu thức Boolean

có dạng:

g Cổng EX-OR: LaØ cổng chỉ có 2 ngõ vào và 1 ngõ ra Biểu thức Boolean

có dạng: Y=A⊕ B

I.3 CÁC DẠNG MẠCH NGÕ RA

a Ngõ ra kéo lên thụ động –

Passive-Pull-Up

b Ngõ ra cột chạm hay kéo lên tích cực

(totempole hay active – pull – up)

Ưu điểm: tốc độ chuyển mạch cao

(Zout nhỏ)

Nhược điểm: có khả năng hỏng mạch

khi nối chung các ngõ ra các cổng

loại này với nhau

c Ngõ ra 3 trạng thái: Trạng thái 0,

trạng thái 1, trạng thái trở kháng cao

(HiZ)

Bảng sự thật

A B Y=A+B

0 0 0

0 1 1

1 0 1

1 1 1

OUT

R c

V cc

OUT

R c

V cc

Mạch logic Mạch logic

Bảng sự thật

A B Y=A+B

0 0 1

0 1 0

1 0 0

1 1 0

B

A

Y =A⊕B

Bảng sự thật

A B Y=A⊕B

0 0 0

0 1 1

1 0 1

1 1 0

Y A

B

=A+B

Trang 4

Sơ đồ tầng ra cuối cũng giống như tầng ra kéo lên tích cực ở phần b, trong đó

2 transistor tương đương 2 khóa điện tử, chỉ khác là nhờ tín hiệu điều khiển có thể tạo thêm trạng thái trở kháng cao

Z t OUT

R c

V cc

Mạch logic

+5V

K2

K1

+5V

K2

K1

+5V

K2

K1

d Ngõ ra cực thu hở

OUT R Mạch logic

V cc

Đối với các cổng khảo sát có mạch ra kéo lên tích

cực ta không thể nối chung các ngõ ra lại với

nhau bởi vì cách nối như vậy có thể làm hư IC

Mạch có cực thu hở có thể được sử dụng như mạch

logic thông thường bằng cách mắc thêm R lên

nguồn Giá trị R phụ thuộc vào tải mắc đầu ra Tải

có thể là các mạch TTL khác hay LED

Ưu điểm: để đảm bảo được số Fanout có thể chọn R

thích hợp với tình trạng của tải, có thể nối chung các

đầu ra và dùng chung một điện trở R, lúc này điểm nối

chung thực hiện chức năng AND các ngõ ra

Hình b Ghép các cổng NOT

dùng cực thu hở

Sơ đồ mạch điển hình của 1 cổng NAND cực thu hở như hình bên

û

E 1 2

D

Y

+5V

C

A

B

Khi nối chung nhiều đầu ra (hình b)

mạch hoạt động như sau:

• Y = [ 1 ] khi tất cả các cổng đều có

mức logic ra là [ 1 ]

• Y = [ 0 ] khi ít nhất một trong các

cổng có mức ra là [ 0 ]

A

Y

R3

VCC

B

Trang 5

PHẦN II : TIẾN TRÌNH THÍ NGHIỆM

Sau khi đã hiểu kỹ những vấn đề lý thuyết được nhắc lại và nhấn mạnh ở PHẦN

I, phần này bao gồm trình tự các bước phải tiến hành tại phòng thí nghiệm

II.1 KHẢO SÁT MỨC LOGIC CỦA DATA SWITCHES:

1 Nối dây như hình 1 (Đường kẻ đậm là dây nối) Lưu ý: Điện trở 1K đã nối

sẵn bên trong mạch

Hình 1.1

LS1

[1]

[0]

A

1k LED1

2 Các bước thực hiện:

Bước 1: Thay đổi DataSwitches (LS1) lần lượt ở 2 vị trí [0] và [1]

Bước 2: Quan sát LED1 Ghi nhận vào bảng 1.1

Bước 3: Dùng đồng hồ DVM (đặt chế độ đo DC) đo mức điện áp tại A, ghi kết

quả vào bảng 1.1

Bảng 1.1

Vị trí LS1 Trạng thái LED Điện áp tại A Ký hiệu mức logic [0], [1]

0 º Sáng º Tắt VA =

1 º Sáng º Tắt VA =

II.2 KHẢO SÁT CÁC CỔNG CƠ BẢN HỌ TTL

II.2.1 Khảo sát cổng đảo

1 Mảng thí nghiệm : Mảng D 1-1 (Hình 1-2)

2 Cấp nguồn +5V của nguồn DC POWER SUPPLY cho mảng D 1-1

C A

Hình 1.2

LS1

[1]

[0]

LED1

3 Thực hiện nối dây như hình 1.2 (Đường kẻ đậm là dây nối)

Trang 6

Bước 1: Thay đổi mức logic tại ngõ vào cổng đảo (thay đổi LS1) lần lượt ở 2

vị trí [0] và [1], quan sát sự thay đổi ở ngõ ra trên LED1 Ghi nhận vào bảng

1.2

Bước 2: Dùng đồng hồ DVM (đặt chế độ đo DC) đo mức điện áp tại C Ghi

kết quả vào bảng 1.2

♦ Lưu ý trường hợp thả nổi ngõ vào nghĩa là không nối dây N

Bảng 1.2

LS1 Trạng thái LED Điện áp V C Ký hiệu mức logic [0], [1]

II.2.2 Khảo sát cổng đệm cực thu hở

C A

Hình 1.3

LS1

[1]

[0]

N

+5V

R1

LR

1k LED1

3 Thực hiện nối dây như hình 1.3 (Đường kẻ đậm là dây nối) với 2 trường

hợp

a Trường hợp không có dây nối N

Bước 1: Thay đổi mức logic tại ngõ vào cổng đệm (thay đổi LS1) lần lượt ở

2 vị trí [0] và [1], quan sát sự thay đổi ở ngõ ra trên LED1

Bước 2: Ghi nhận vào bảng 1.3

Bảng 1.3

LS1 Trạng thái LED Ký hiệu mức logic [0] hay [1]

0 º Sáng º Tắt

1 º Sáng º Tắt

Trang 7

b Trường hợp có dây nối N (thêm điện trở R1 kéo lên nguồn)

Bước 1: Thay đổi mức logic tại ngõ vào cổng đệm (thay đổi LS1) lần lượt ở

2 vị trí [0] và [1], quan sát sự thay đổi ở ngõ ra trên LED1

Bước 2: Ghi nhận vào bảng 1.4

Bảng 1 4

LS1 Trạng thái LED Ký hiệu mức logic [0] hay [1]

0 º Sáng º Tắt

1 º Sáng º Tắt

II.2.3 Khảo sát cổng NAND 2 ngõ vào

[0]

3A

LS2

Hình 1.4

1

2 [0]

[1]

LED1

Bước 1: Giữ nguyên LS1 = [0], thay đổi LS2 lần lượt ở 2 vị trí [0] và [1],

quan sát sự thay đổi ở ngõ ra trên LED1 Ghi nhận cho từng trường hợp

Bước 2: Dùng đồng hồ DVM (đặt chế độ đo DC) đo mức điện áp tại C, Ghi

kết quả vào bảng 1.5

Bảng 1 5 LS1 LS2 Trạng thái LED Điện áp tại C Ký hiệu mức logic

[ 0 ] [ 0 ] º Sáng º Tắt

[ 0 ] [ 1 ] º Sáng º Tắt

[ 1 ] [ 0 ] º Sáng º Tắt

[ 1 ] [ 1 ] º Sáng º Tắt

Trang 8

II.2.4 Khảo sát cổng NAND 2 ngõ vào cực thu hở

[0]

C

1K

4A

LS2

Hình 1.5

1

2 [0]

[1]

R1 +5V

LED1

Bước 1: Đặt LS1, LS2 theo bảng, quan sát sự thay đổi ở ngõ ra trên LED1

Ghi nhận cho từng trường hợp

Bước 1: Ghi kết quả vào bảng 1.6

Bảng 1.6 LS1 LS2 Trạng thái LED Ký hiệu mức logic tại C

[ 0 ] [ 0 ] º Sáng º Tắt

[ 0 ] [ 1 ] º Sáng º Tắt

[ 1 ] [ 0 ] º Sáng º Tắt

[ 1 ] [ 1 ] º Sáng º Tắt

II.2.5 Khảo sát cổng OR 2 ngõ vào

5A [0]

LS2

Hình 1.6

1

2 [0]

[1]

LED1

Trang 9

quan sát sự thay đổi ở ngõ ra trên LED1 Ghi nhận cho từng trường hợp Ghi

kết quả vào bảng 1 7

[ 0 ] [ 0 ] º Sáng º Tắt [ 0 ] [ 1 ] º Sáng º Tắt [ 1 ] [ 0 ] º Sáng º Tắt [ 1 ] [ 1 ] º Sáng º Tắt

II.2.6 Khảo sát cổng EX-OR 2 ngõ vào

6A [0]

LS2

Hình 1.7

1

2 [0]

[1]

LED1

[ 0 ] [ 0 ] º Sáng º Tắt [ 0 ] [ 1 ] º Sáng º Tắt [ 1 ] [ 0 ] º Sáng º Tắt [ 1 ] [ 1 ] º Sáng º Tắt

Trang 10

II.3 KHẢO SÁT CẤU TRÚC MỘT SỐ CỔNG LOGIC:

II.3.1 Khảo sát cổng AND họ DL

1 Mảng thí nghiệm : Mảng D 1-2 (Hình 1-8)

4 Các bước thực hiện: Hình 1.8

LED B

D2

LS2

0

1

C D1

+5V

1

0

R

LS1 LS2 Trạng thái LED Điện áp tại C Ký hiệu mức logic

[ 0 ] [ 0 ] º Sáng º Tắt

[ 0 ] [ 1 ] º Sáng º Tắt

[ 1 ] [ 0 ] º Sáng º Tắt

[ 1 ] [ 1 ] º Sáng º Tắt

II.3.2 Khảo sát cổng NAND họ RTL

Trang 11

A

Hình 1.9

R4

LS2

0

1

B

T1 c828 R5

C

R3

1

LED

[ 0 ] [ 0 ] º Sáng º Tắt

[ 0 ] [ 1 ] º Sáng º Tắt

[ 1 ] [ 0 ] º Sáng º Tắt

[ 1 ] [ 1 ] º Sáng º Tắt

II.3.3 Khảo sát cổng NAND họ DTL

D3

B D4

R8

R6

LS1

1

T2 c828 Hình 1.10

R7

C A

1

0

LS2

+5V

R

LED

Trang 12

[ 0 ] [ 0 ] º Sáng º Tắt

[ 0 ] [ 1 ] º Sáng º Tắt

[ 1 ] [ 0 ] º Sáng º Tắt

[ 1 ] [ 1 ] º Sáng º Tắt

II.3.4 Khảo sát cổng NAND họ TTL

C

T7 c828

LS1

0

1

R12 1.5k

T4 Hình 1.11

R10 10k

R11 1.5k

T5 c828 B

R12 100 A

D4

T6 c828 T3

LS2

1

0

+5V

R LED

Trang 13

[ 0 ] [ 0 ] º Sáng º Tắt

[ 0 ] [ 1 ] º Sáng º Tắt

[ 1 ] [ 0 ] º Sáng º Tắt

[ 1 ] [ 1 ] º Sáng º Tắt

II.3.5 Khảo sát cổng NAND ngõ ra cực thu hở

3 Thực hiện nối dây như hình 1.12 (Đường kẻ đậm là dây nối) với 2 trường hợp

A LS1

0

1

T9

+5V

D7

R15 1.5k

C

R16 8.2k

R17 1k

LS2

R14 10k

Hình 1.12

D6

B

+5V

1

0

R LED

c Trường hợp không có dây nối J1

LS1 LS2 Trạng thái LED Ký hiệu mức logic

[ 0 ] [ 0 ] º Sáng º Tắt

[ 0 ] [ 1 ] º Sáng º Tắt

Trang 14

[ 1 ] [ 0 ] º Sáng º Tắt

[ 1 ] [ 1 ] º Sáng º Tắt

d Trường hợp có dây nối J1 (thêm điện trở R17 kéo lên nguồn)

LS1 LS2 Trạng thái LED Ký hiệu mức logic

[ 0 ] [ 0 ] º Sáng º Tắt

[ 0 ] [ 1 ] º Sáng º Tắt

[ 1 ] [ 0 ] º Sáng º Tắt

[ 1 ] [ 1 ] º Sáng º Tắt

II.4 KHẢO SÁT CÁC CỔNG CƠ BẢN HỌ CMOS

(Sinh viên sẽ khảo sát cổng CMOS theo 2 nguồn cung cấp) II.4.1 Khảo sát họ CMOS (NAND 2 ngõ vào) với nguồn cung cấp +5V

2 Cấp nguồn VDD=+5V của nguồn DC POWER SUPPLY cho mảng D 1-3

[1]

[0]

LS1

A

LS2

Hình 1.13

1

2 [0]

[1]

LED1

Bước 1: Đặt LS1 và LS2 theo bảng 1.15, quan sát sự thay đổi ở ngõ ra trên

LED Ghi nhận vào bảng 1.9

Bước 2: Dùng đồng hồ DVM (đặt chế độ đo DC) đo điện áp tại C Ghi nhận

vào bảng 1.15

Định dạng
Số trang	18
Dung lượng	392,97 KB