Thí nghiệm Số-Bài 1: Khảo sát cổng Logic ppt

Phòng thí nghiệm Điện Tử Xung Số Tài liệu thí nghiệm Số Họ tên: Lớp: Nhóm: Bàn số: BÀI 1 KHẢO SÁT CỔNG LOGIC  MỤC ĐÍCH VÀ YÊU CẦU THÍ NGHIỆM Giúp sinh viên bằng thực nghiệm khảo sát : • Khảo sát mức logic. • Khảo sát các loại cổng cơ bản. • Khảo sát cấu trúc của một số cổng cơ bản • Khảo sát một số mạch logic ứng dụng thông thường. • Khảo sát một số tính chất cơ bản của họ vi mạch TTL, CMOS.  THIẾT BỊ SỬ DỤNG 1. Thiết bò chính cho thí nghiệm điện tử số DTS21. 2. Dao động ký 3 tia. 3. Khối thí nghiệm DM- 201. 4. Dây nối. PHẦN I : CƠ SỞ LÝ THUYẾT Phần này nhằm tóm lược những vấn đề lý thuyết thật cần thiết phục vụ cho bài thí nghiệm và các câu hỏi chuẩn bò để sinh viên phải đọc kỹ và trả lời trước ở nhà. Những thông số quan trọng của vi mạch số là: mức logic, trễ truyền đạt, công suất, độ ổn đònh nhiễu, khả năng mắc tải vào, ra (Fanin, Fanout) Một số công nghệ chế tạo vi mạch số: họ PMOS, NMOS, CMOS, ECL, IIL, TTL, trong phần thí nghiệm này sinh viên sẽ khảo sát các cổng logic chủ yếu ở hai họ thông dụng hiện nay TTL và CMOS I.1. MỨC LOGIC. • Mức logic là thông số quan trọng của vi mạch số, các dữ liệu (thông tin) trong kỹthuật số được mã hóa ở 2 mức logic [0] và [1] • Mức Logic là giá trò điện áp vào, ra quy đònh cho các số nhò phân 0 và 1 • Trong thực tế, giá trò điện áp có thể biến đổi chút ít do khả năng của các phần tử trong mạch, do sự biến đổi của nguồn cung cấp, do nhiệt độ và một số thông số khác. Thông thường các nhà chế tạo sẽ đưa ra giá trò lớn nhất và nhỏ nhất của điện áp cho phép đối với mức logic 0 và mức logic 1 ĐH Kỹ Thuật Công Nghệ Trang 1 Phòng thí nghiệm Điện Tử Xung Số Tài liệu thí nghiệm Số • Mức logic [0] và [1] tương ứng cho TTL và CMOS như sau (giả sử rằng TTL và CMOS cùng cấp nguồn +5V) TTL CMOS LOGIC 0 LOGIC 1 Không xác đònh 0V 1,5V 3,5V 5,0V I.2. NHẮC LẠI CÁC CỔNG LOGIC CƠ BẢN. LOGIC 0 LOGIC 1 Không xác đònh 0V 0,8V 2,0V 5,0V a. Cổng ĐỆM Biểu thức Boolean có dạng: Y = A b. Cổng NOT: Biểu thức Boolean có dạng: c. Cổng AND: Là cổng có ít nhất 2 ngõ vào và 1 ngõ ra. Biểu thức Boolean có dạng: Y = A.B Y=A.B A B d. Cổng NAND: L cổng có ít nhất 2 ngõ vào và 1 ngõ ra. Biểu thức Boolean có dạng: BAY .= A B Y= A Bảng sự thật Ngõ vào Ngõ ra A Y=A 0 1 1 0 Bảng sự thật Ngõ vào Ngõ ra A Y=A 0 0 1 1 Y= A.B Y = A Bảng sự thật Ngõ vào Ngõ ra A B Y 0 0 0 0 1 0 1 0 0 1 1 1 Y = A A A Bảng sự thật Ngõ vào Ngõ ra A B BAY .= 0 0 1 0 1 1 1 0 1 1 1 0 ĐH Kỹ Thuật Công Nghệ Trang 2 Phòng thí nghiệm Điện Tử Xung Số Tài liệu thí nghiệm Số e. Cổng OR: Là cổng có ít nhất 2 ngõ vào và 1 ngõ ra. Biểu thức Boolean có dạng: Y=A+B A B Y=A+B f. Cổng NOR: Là cổng có ít nhất 2 ngõ vào và 1 ngõ ra. Biểu thức Boolean có dạng: g. Cổng EX-OR: L cổng chỉ có 2 ngõ vào và 1 ngõ ra. Biểu thức Boolean có dạng: Y=A⊕ B I.3. CÁC DẠNG MẠCH NGÕ RA. a. Ngõ ra kéo lên thụ động – Passive-Pull- Up b. Ngõ ra cột chạm hay kéo lên tích cực (totempole hay active – pull – up) Ưu điểm: tốc độ chuyển mạch cao (Z out nhỏ) Nhược điểm: có khả năng hỏng mạch khi nối chung các ngõ ra các cổng loại này với nhau c. Ngõ ra 3 trạng thái: Trạng thái 0, trạng thái 1, trạng thái trở kháng cao (HiZ) Bảng sự thật Ngõ vào Ngõ ra A B Y=A+B 0 0 0 0 1 1 1 0 1 1 1 1 OUT R c V cc OUT R c V cc Mạch lo g ic Mạch logic Bảng sự thật Ngõ vào Ngõ ra A B Y = B A + 0 0 1 0 1 0 1 0 0 1 1 0 B A Y =A⊕B Bảng sự thật Ngõ vào Ngõ ra A B Y=A⊕B 0 0 0 0 1 1 1 0 1 1 1 0 Y A B = B + A ĐH Kỹ Thuật Công Nghệ Trang 3 Phòng thí nghiệm Điện Tử Xung Số Tài liệu thí nghiệm Số Sơ đồ tầng ra cuối cũng giống như tầng ra kéo lên tích cực ở phần b, trong đó 2 transistor tương đương 2 khóa điện tử, chỉ khác là nhờ tín hiệu điều khiển có thể tạo thêm trạng thái trở kháng cao Z t OUT R c V cc Ma ï ch lo g ic +5V K 2 K 1 +5V K 2 K 1 +5V K 2 K 1 d. Ngõ ra cực thu hở OUT RMạch logic V cc Đối với các cổng khảo sát có mạch ra kéo lên tích cực ta không thể nối chung các ngõ ra lại với nhau bởi vì cách nối như vậy có thể làm hư IC Mạch có cực thu hở có thể được sử dụng như mạch logic thông thường bằng cách mắc thêm R lên nguồn. Giá trò R phụ thuộc vào tải mắc đầu ra. Tải có thể là các mạch TTL khác hay LED Ưu điểm: để đảm bảo được số Fanout có thể chọn R thích hợp với tình trạng của tải, có thể nối chung các đầu ra và dùng chung một điện trở R, lúc này điểm nối chung thực hiện chức năng AND các ngõ ra. Hình b Ghép các cổng NOT dùng cực thu hở Sơ đồ mạch điển hình của 1 cổng NAND cực thu hở như hình bên û 1 2 E 1 2 1 2 1 2 D Y +5V C 1 2 A B Khi nối chung nhiều đầu ra (hình b) mạch hoạt động như sau: • Y = [ 1 ] khi tất cả các cổng đều có mức logic ra là [ 1 ] • Y = [ 0 ] khi ít nhất một trong các cổng có mức ra là [ 0 ] A Y R3 VCC R1 R2 B ĐH Kỹ Thuật Công Nghệ Trang 4 Phòng thí nghiệm Điện Tử Xung Số Tài liệu thí nghiệm Số PHẦN II : TIẾN TRÌNH THÍ NGHIỆM Sau khi đã hiểu kỹ những vấn đề lý thuyết được nhắc lại và nhấn mạnh ở PHẦN I, phần này bao gồm trình tự các bước phải tiến hành tại phòng thí nghiệm. II.1. KHẢO SÁT MỨC LOGIC CỦA DATA SWITCHES: 1. Nối dây như hình 1 (Đường kẻ đậm là dây nối) Lưu ý: Điện trở 1K đã nối sẵn bên trong mạch. Hình 1.1 LS1 [ 1] [ 0] A 1k LED1 2. Các bước thực hiện: Bước 1: Thay đổi DataSwitches (LS1) lần lượt ở 2 vò trí [0] và [1] Bước 2: Quan sát LED1. Ghi nhận vào bảng 1.1. Bước 3: Dùng đồng hồ DVM (đặt chế độ đo DC) đo mức điện áp tại A, ghi kết quả vào bảng 1.1. Bảng 1.1 Vò trí LS1 Trạng thái LED Điện áp tại A Ký hiệu mức logic [0], [1] 0 º Sáng º Tắt V A = 1 º Sáng º Tắt V A = II.2. KHẢO SÁT CÁC CỔNG CƠ BẢN HỌ TTL II.2.1. Khảo sát cổng đảo 1. Mảng thí nghiệm : Mảng D 1-1 (Hình 1-2) 2. Cấp nguồn +5V của nguồn DC POWER SUPPLY cho mảng D 1-1. C A Hình 1.2 LS1 [1] [0] N 1k LED1 3. Thực hiện nối dây như hình 1.2 (Đường kẻ đậm là dây nối) 4. Các bước thực hiện: ĐH Kỹ Thuật Công Nghệ Trang 5 Phòng thí nghiệm Điện Tử Xung Số Tài liệu thí nghiệm Số Bước 1: Thay đổi mức logic tại ngõ vào cổng đảo (thay đổi LS1) lần lượt ở 2 vò trí [0] và [1], quan sát sự thay đổi ở ngõ ra trên LED1. Ghi nhận vào bảng 1.2. Bước 2: Dùng đồng hồ DVM (đặt chế độ đo DC) đo mức điện áp tại C. Ghi kết quả vào bảng 1.2 ♦ Lưu ý trường hợp thả nổi ngõ vào nghóa là không nối dây N Bảng 1.2 LS1 Trạng thái LED Điện áp V C Ký hiệu mức logic [0], [1] 0 º Sáng º Tắt V C = 1 º Sáng º Tắt V C = Thả nổi ngõ vào º Sáng º Tắt V C = II.2.2. Khảo sát cổng đệm cực thu hở 1. Mảng thí nghiệm : Mảng D 1-1 (Hình 1-3) 2. Cấp nguồn +5V của nguồn DC POWER SUPPLY cho mảng D 1-1. C A Hình 1.3 LS1 [1] [0] N +5V R1 LR 1k LED1 3. Thực hiện nối dây như hình 1.3 (Đường kẻ đậm là dây nối) với 2 trường hợp a. Trường hợp không có dây nối N 4. Các bước thực hiện: Bước 1: Thay đổi mức logic tại ngõ vào cổng đệm (thay đổi LS1) lần lượt ở 2 vò trí [0] và [1], quan sát sự thay đổi ở ngõ ra trên LED1. Bước 2: Ghi nhận vào bảng 1.3. Bảng 1.3 LS1 Trạng thái LED Ký hiệu mức logic [0] hay [1] 0 º Sáng º Tắt 1 º Sáng º Tắt ĐH Kỹ Thuật Công Nghệ Trang 6 Phòng thí nghiệm Điện Tử Xung Số Tài liệu thí nghiệm Số b. Trường hợp có dây nối N (thêm điện trở R1 kéo lên nguồn) 5. Các bước thực hiện: Bước 1: Thay đổi mức logic tại ngõ vào cổng đệm (thay đổi LS1) lần lượt ở 2 vò trí [0] và [1], quan sát sự thay đổi ở ngõ ra trên LED1. Bước 2: Ghi nhận vào bảng 1.4. Bảng 1. 4 LS1 Trạng thái LED Ký hiệu mức logic [0] hay [1] 0 º Sáng º Tắt 1 º Sáng º Tắt II.2.3. Khảo sát cổng NAND 2 ngõ vào 1. Mảng thí nghiệm : Mảng D 1-1 (Hình 1-4) 2. Cấp nguồn +5V của nguồn DC POWER SUPPLY cho mảng D 1-1. [0] [1] LS1 C 1K 3A LS2 Hình 1.4 1 2 [0] [1] LED1 3. Thực hiện nối dây như hình 1.4 (Đường kẻ đậm là dây nối). 4. Các bước thực hiện: Bước 1: Giữ nguyên LS1 = [0], thay đổi LS2 lần lượt ở 2 vò trí [0] và [1], quan sát sự thay đổi ở ngõ ra trên LED1. Ghi nhận cho từng trường hợp. Bước 2: Dùng đồng hồ DVM (đặt chế độ đo DC) đo mức điện áp tại C, Ghi kết quả vào bảng 1.5 Bước 3: Giữ nguyên LS1 = [1], thay đổi LS2 lần lượt ở 2 vò trí [0] và [1], quan sát sự thay đổi ở ngõ ra trên LED1. Ghi nhận cho từng trường hợp. Bảng 1. 5 LS1 LS2 Trạng thái LED Điện áp tại C Ký hiệu mức logic [ 0 ] [ 0 ] º Sáng º Tắt [ 0 ] [ 1 ] º Sáng º Tắt [ 1 ] [ 0 ] º Sáng º Tắt [ 1 ] [ 1 ] º Sáng º Tắt ĐH Kỹ Thuật Công Nghệ Trang 7 Phòng thí nghiệm Điện Tử Xung Số Tài liệu thí nghiệm Số II.2.4. Khảo sát cổng NAND 2 ngõ vào cực thu hở 1. Mảng thí nghiệm : Mảng D 1-1 (Hình 1-5) 2. Cấp nguồn +5V của nguồn DC POWER SUPPLY cho mảng D 1-1. [0] [1] LS1 C 1K 4A LS2 Hình 1.5 1 2 [0] [1] R1 +5V LED1 3. Thực hiện nối dây như hình 1.5 (Đường kẻ đậm là dây nối) 4. Các bước thực hiện: Bước 1: Đặt LS1, LS2 theo bảng, quan sát sự thay đổi ở ngõ ra trên LED1. Ghi nhận cho từng trường hợp. Bước 1: Ghi kết quả vào bảng 1.6. Bảng 1.6 LS1 LS2 Trạng thái LED Ký hiệu mức logic tại C [ 0 ] [ 0 ] º Sáng º Tắt [ 0 ] [ 1 ] º Sáng º Tắt [ 1 ] [ 0 ] º Sáng º Tắt [ 1 ] [ 1 ] º Sáng º Tắt II.2.5. Khảo sát cổng OR 2 ngõ vào 1. Mảng thí nghiệm : Mảng D 1-1 (Hình 1-6) 2. Cấp nguồn +5V của nguồn DC POWER SUPPLY cho mảng D 1-1. 5A [0] [1] LS1 C 1K LS2 Hình 1.6 1 2 [0] [1] LED1 3. Thực hiện nối dây như hình 1.6 (Đường kẻ đậm là dây nối) 4. Các bước thực hiện: ĐH Kỹ Thuật Công Nghệ Trang 8 Phòng thí nghiệm Điện Tử Xung Số Tài liệu thí nghiệm Số Bước 1: Giữ nguyên LS1 = [0], thay đổi LS2 lần lượt ở 2 vò trí [0] và [1], quan sát sự thay đổi ở ngõ ra trên LED1. Ghi nhận cho từng trường hợp. Ghi kết quả vào bảng 1. 7 Bước 2: Giữ nguyên LS1 = [1], thay đổi LS2 lần lượt ở 2 vò trí [0] và [1], quan sát sự thay đổi ở ngõ ra trên LED1. Ghi nhận cho từng trường hợp. Ghi kết quả vào bảng 1. 7 Bảng 1.7 LS1 LS2 Trạng thái LED Ký hiệu mức logic tại C [ 0 ] [ 0 ] º Sáng º Tắt [ 0 ] [ 1 ] º Sáng º Tắt [ 1 ] [ 0 ] º Sáng º Tắt [ 1 ] [ 1 ] º Sáng º Tắt II.2.6. Khảo sát cổng EX-OR 2 ngõ vào 1. Mảng thí nghiệm : Mảng D 1-1 (Hình 1-7) 2. Cấp nguồn +5V của nguồn DC POWER SUPPLY cho mảng D 1-1. 6A [0] [1] LS1 C 1K LS2 Hình 1.7 1 2 [0] [1] LED1 3. Thực hiện nối dây như hình 1.7 (Đường kẻ đậm là dây nối) 4. Các bước thực hiện: Bước 1: Giữ nguyên LS1 = [0], thay đổi LS2 lần lượt ở 2 vò trí [0] và [1], quan sát sự thay đổi ở ngõ ra trên LED1. Ghi nhận cho từng trường hợp. Ghi kết quả vào bảng 1. 8 Bước 2: Giữ nguyên LS1 = [1], thay đổi LS2 lần lượt ở 2 vò trí [0] và [1], quan sát sự thay đổi ở ngõ ra trên LED1. Ghi nhận cho từng trường hợp. Ghi kết quả vào bảng 1. 8 Bảng 1.8 LS1 LS2 Trạng thái LED Ký hiệu mức logic tại C [ 0 ] [ 0 ] º Sáng º Tắt [ 0 ] [ 1 ] º Sáng º Tắt [ 1 ] [ 0 ] º Sáng º Tắt [ 1 ] [ 1 ] º Sáng º Tắt ĐH Kỹ Thuật Công Nghệ Trang 9 Phòng thí nghiệm Điện Tử Xung Số Tài liệu thí nghiệm Số II.3. KHẢO SÁT CẤU TRÚC MỘT SỐ CỔNG LOGIC: II.3.1. Khảo sát cổng AND họ DL 1. Mảng thí nghiệm : Mảng D 1-2 (Hình 1-8) 2. Cấp nguồn +5V của nguồn DC POWER SUPPLY cho mảng D 1-2. 3. Thực hiện nối dây như hình 1.8 (Đường kẻ đậm là dây nối) 4. Các bước thực hiện: Hình 1.8 LED B D2 A 10k LS2 0 1 C D1 +5V LS1 R1 1 0 R Bước 1: Giữ nguyên LS1 = [0], thay đổi LS2 lần lượt ở 2 vò trí [0] và [1], quan sát sự thay đổi ở ngõ ra trên LED1. Ghi nhận cho từng trường hợp. Bước 2: Dùng đồng hồ DVM (đặt chế độ đo DC) đo mức điện áp tại C, Ghi kết quả vào bảng 1.9 Bước 3: Giữ nguyên LS1 = [1], thay đổi LS2 lần lượt ở 2 vò trí [0] và [1], quan sát sự thay đổi ở ngõ ra trên LED1. Ghi nhận cho từng trường hợp. Bảng 1.9 LS1 LS2 Trạng thái LED Điện áp tại C Ký hiệu mức logic [ 0 ] [ 0 ] º Sáng º Tắt [ 0 ] [ 1 ] º Sáng º Tắt [ 1 ] [ 0 ] º Sáng º Tắt [ 1 ] [ 1 ] º Sáng º Tắt II.3.2. Khảo sát cổng NAND họ RTL 1. Mảng thí nghiệm : Mảng D 1-2 (Hình 1-9) 2. Cấp nguồn +5V của nguồn DC POWER SUPPLY cho mảng D 1-2. 3. Thực hiện nối dây như hình 1.9 (Đường kẻ đậm là dây nối) ĐH Kỹ Thuật Công Nghệ Trang 10 [...]... [0] và [1], quan sát sự thay đổi ở ngõ ra trên LED1 Ghi nhận cho từng trường hợp Bảng 1.14 LS1 [0] [0] [1] [1] LS2 [0] [1] [0] [1] Trạng thái LED º Sáng º Tắt º Sáng º Tắt º Sáng º Tắt º Sáng º Tắt Ký hiệu mức logic II.4 KHẢO SÁT CÁC CỔNG CƠ BẢN HỌ CMOS (Sinh viên sẽ khảo sát cổng CMOS theo 2 nguồn cung cấp) II.4.1 Khảo sát họ CMOS (NAND 2 ngõ vào) với nguồn cung cấp +5V 1 Mảng thí nghiệm : Mảng D 1-3... quan sát sự thay đổi ở ngõ ra trên LED Ghi nhận vào bảng 1.16 Bước 2: Dùng đồng hồ DVM (đặt chế độ đo DC) đo điện áp tại C Ghi nhận vào bảng 1.16 Bảng 1.16 DS1 [0] [0] [1] [1] DS2 [0] [1] [0] [1] Trạng thái LED º Sáng º Tắt º Sáng º Tắt º Sáng º Tắt º Sáng º Tắt Điện áp tại C Ký hiệu mức logic II.5 KHẢO SÁT CÁC BỘ CHUYỂN ĐỔI MỨC LOGIC II.5.1 Khảo sát chuyển đổi mức Logic của TTL thành CMOS 1 Mảng thí nghiệm. .. của nguồn DC POWER SUPPLY cho mảng D 1-4 ĐH Kỹ Thuật Công Nghệ Trang 15 Phòng thí nghiệm Điện Tử Xung Số Tài liệu thí nghiệm Số Hình 1.15 II.5.1.a Khảo sát chuyển đổi mức Logic của TTL thành CMOS dùng Transistor T1 (C828) 1 Thực hiện nối dây như sau: • Đặt LS1 tại ngõ vào A (cực B) của transistor T1 2 Các bước thực hiện: Bước 1: Thay đổi LS1 lần lượt ở 2 vò trí [0] và [1], dùng đồng hồ đo điện áp tại... II.5.1.b Khảo sát chuyển đổi mức Logic của TTL thành CMOS dùng cổng đảo cực thu hở 7406 1 Thực hiện nối dây như sau: • Đặt LS1 tại ngõ vào A mảng D1-4 2 Các bước thực hiện: Bước 1: Thay đổi LS1 lần lượt ở 2 vò trí [0] và [1], dùng đồng hồ đo điện áp tại ngõ ra C Bước 2: Ghi nhận kết quả vào bảng 1.18 Bảng 1.18 LS1 (TTL) [0] [1] ĐH Kỹ Thuật Công Nghệ VC Trang 16 Phòng thí nghiệm Điện Tử Xung Số Tài liệu thí. .. Số Tài liệu thí nghiệm Số II.5.2 Khảo sát chuyển đổi mức Logic của CMOS thành TTL 1 Thực hiện nối dây như sau: • Đặt DS1 (ngõ ra CMOS) tại ngõ vào D mảng D1-4 2 Các bước thực hiện: Bước 1: Thay đổi DS1 lần lượt ở 2 vò trí [0] và [1] (ứng với mức logic CMOS), dùng đồng hồ đo điện áp tại ngõ ra E và F Bước 2: Ghi nhận kết quả vào bảng 1.19 Bảng 1.19 DS1 (CMOS) [0] [1] VF VE II.6 KHẢO SÁT CÁC ỨNG DỤNG... quả vào bảng 1.19 Bảng 1.19 DS1 (CMOS) [0] [1] VF VE II.6 KHẢO SÁT CÁC ỨNG DỤNG II.6.1 Ứng dụng 1 1 Mảng thí nghiệm : Mảng D 1-1 2 Cấp nguồn Vcc = +5V của nguồn DC POWER SUPPLY cho mảng D 1-1 3 Các bước thực hiện: Cho hàm sau: Y = ABC Bước 1: Vẽ lại hàm trên dùng các cổng đả khảo sát trong bài thí nghiệm (2 ngõ vào) (nhắc lại đl Demorgan: AB = A + B ) A B C Bước 2: Từ mạch nguyên lý đã vẽ, ráp lại mạch... 17 Phòng thí nghiệm Điện Tử Xung Số 0 0 1 1 1 1 Tài liệu thí nghiệm Số 1 1 0 0 1 1 0 1 0 1 0 1 II.6.2 Ứng dụng 2 1 Mảng thí nghiệm : Mảng D 1-1 2 Cấp nguồn Vcc = +5V của nguồn DC POWER SUPPLY cho mảng D 1-1 3 Các bước thực hiện: X 6A LS1 LED1 1k Y U 6B LS2 Z LS3 Hình 1.16 Bước 1: Nối dây như hình 12 (Nét đậm là đường dây nối) trên mảng D1-1 Bước 2: Đặt LS1, LS2 và LS3 theo bảng 1.21 Quan sát LED Ghi... Phòng thí nghiệm Điện Tử Xung Số Tài liệu thí nghiệm Số 4 Các bước thực hiện: Bước 1: Giữ nguyên LS1 = [0], thay đổi LS2 lần lượt ở 2 vò trí [0] và [1], quan sát sự thay đổi ở ngõ ra trên LED1 Ghi nhận cho từng trường hợp Bước 2: Dùng đồng hồ DVM (đặt chế độ đo DC) đo mức điện áp tại C, Ghi kết quả vào bảng 1.11 Bước 3: Giữ nguyên LS1 = [1], thay đổi LS2 lần lượt ở 2 vò trí [0] và [1], quan sát sự... Sáng º Tắt Điện áp tại C Ký hiệu mức logic II.3.4 Khảo sát cổng NAND họ TTL 1 Mảng thí nghiệm : Mảng D 1-2 (Hình 1-11) 2 Cấp nguồn +5V của nguồn DC POWER SUPPLY cho mảng D 1-2 3 Thực hiện nối dây như hình 1.11 (Đường kẻ đậm là dây nối) +5V R10 10k R11 1.5k LS1 A 1 0 T5 c828 T3 R12 100 T6 c828 D4 1 B 0 T4 LS2 Hình 1.11 R12 1.5k T7 c828 C R LED 4 Các bước thực hiện: Bước 1: Giữ nguyên LS1 = [0], thay đổi... Ký hiệu mức logic II.3.5 Khảo sát cổng NAND ngõ ra cực thu hở 1 Mảng thí nghiệm : Mảng D 1-2 (Hình 1-12) 2 Cấp nguồn +5V của nguồn DC POWER SUPPLY cho mảng D 1-2 3 Thực hiện nối dây như hình 1.12 (Đường kẻ đậm là dây nối) với 2 trường hợp +5V +5V LS1 A 1 10k D6 R16 R14 8.2k T8 0 D7 1 0 LS2 B R17 1k J1 T9 1.5k C R R15 LED Hình 1.12 c Trường hợp không có dây nối J1 4 Các bước thực hiện: Bước 1: Giữ nguyên . nghiệm khảo sát : • Khảo sát mức logic. • Khảo sát các loại cổng cơ bản. • Khảo sát cấu trúc của một số cổng cơ bản • Khảo sát một số mạch logic ứng dụng thông thường. • Khảo sát một số tính. Phòng thí nghiệm Điện Tử Xung Số Tài liệu thí nghiệm Số Họ tên: Lớp: Nhóm: Bàn số: BÀI 1 KHẢO SÁT CỔNG LOGIC  MỤC ĐÍCH VÀ YÊU CẦU THÍ NGHIỆM Giúp sinh viên bằng thực nghiệm khảo sát. Công Nghệ Trang 9 Phòng thí nghiệm Điện Tử Xung Số Tài liệu thí nghiệm Số II.3. KHẢO SÁT CẤU TRÚC MỘT SỐ CỔNG LOGIC: II.3.1. Khảo sát cổng AND họ DL 1. Mảng thí nghiệm : Mảng D 1-2 (Hình