Giáo trình Kỹ thuật xung số (Nghề: Điện tử công nghiệp): Phần 2 - Trường CĐ Nghề Kỹ thuật Công nghệ

(NB) Giáo trình Kỹ thuật xung số cung cấp cho người học những kiến thức như: Khảo sát, xử lý dạng xung; Khảo sát mạch dao động tạo xung; Khảo sát các cổng logic cơ bản( Đại cương); Khảo sát mạch Flip-Flop và thanh ghi dịch; Khảo sát mạch đếm; Khảo sát mạch logic dãy; Khảo sát mạch biến đổi ADC-DAC.

BÀI 5: KHẢO SÁT MẠCH ĐẾM Giới thiệu: Mạch đếm mạch dãy đơn giản xây dựng từ phần tử nhớ phẩn tử tổ hợp Các mạch đếm thành phần hệ thống số chúng sử dụng để đếm thời gian, chia tần số, điều khiển mạch khác Trong máy tính, ghi (tên thường gọi mạch ghi dịch) nơi lưu tạm liệu để thực phép tính, lệnh ghi liệu, dịch thơng tin Ngồi ra, mạch ghi dịch cịn ứng dụng khác như: tạo mạch đếm vòng, biến đổi liệu nối tiếp ↔ song song, dùng thiết kế mạch đèn trang trí, quảng cáo Mục tiêu: - Trình bày cấu tạo, nguyên lý hoạt động mạch đếm ghi thông dụng - Nêu ứng dụng mạch đếm ghi kỹ thuật - Lắp ráp, sửa chữa, đo kiểm các mạch đếm ghi yêu cầu kỹ thuật - Rèn luyện tính tỷ mỉ, xác, an tồn vệ sinh công nghiệp Nội dung: Khái niệm Đếm khả nhớ số xung đầu vào; mạch điện thực thao tác đếm gọi đếm số xung đếm biểu diễn dạng số nhị phân thập phân đếm thao tác quan trọng, sử dụng rộng rãi thực tế, từ thiết bị đo thị số đến máy tính điện tử số hệ thống số đại có đếm * Phân loại Có cách phân loại + Căn vào tác động xung đầu vào người ta chia làm loại 87 - Bộ đếm đồng bộ: Bộ đếm đồng có đặc điểm xung clock đưa đồng thời đến FF - Bộ đếm dị bộ: Bộ đếm dị xung clock đưa vào FF đầu tiên, cịn FF lấy tín hiệu đầu FF phía trước thay cho xung clock + Căn vào hệ số đếm người ta phân chia thành loại: - Bộ đếm nhị phân - Bộ đếm thập phân - Bộ đếm n phân Nếu gọi n số ký số mã nhị phân (tương ứng với số FF có đếm) dung lượng đếm n = 2n đếm thập phân n = 10 trường hợp đặc biệt đếm n phân n dung lượng đếm nói độ dài đếm đếm, hệ số đếm + Căn vào số đếm tăng hay giảm tác dụng xung đầu vào người ta chia làm loại: - Bộ đếm thuận (up counter) - Bộ đếm nghịch (down cuonter) - Bộ đếm thuận nghịch.(up/down) Mạch đếm tiến 2.1 Mạch đếm tiến không đồng bộ: a Sơ đồ mạch: Hình:5.1: Sơ đồ mạck đếm lên khơng đồng 88 b Bảng trạng thái: Xung nhịp QD QC QB QA 0 0 0 0 0 1 0 1 1 1 0 0 10 1 11 1 12 1 0 13 1 14 1 15 1 1 16 0 0 c Nguyên lý: Như ký hiệu sơ đồ, muốn xoá ta để pr = 1, clr = 0, muốn đặt để pr = 0, clr = để đếm làm việc chế độ đếm ta để pr = clr = dựa vào nguyên lý hoạt động trigơ jk ta giải thích hoạt động đếm + Đầu tiên xoá mạch đếm xung xoá clr = lúc trạng thái lối trigơ chuyển 0: qaqbqcqd = 0000 + Sau để Pr =Clr = + Đặt lối vào đếm j = k = 1: mạch đếm bắt đầu hoạt động theo trạng thái lối vào đồng j, k xung nhịp giản đồ hình 4.21 tất trigơ có j = k = nên có xung nhịp tác dụng trigơ chuyển trạng thái Trigơ A chuyển trạng thái với xung nhịp tác dụng chuyển từ 89 Trigơ B chuyển trạng thái QA chuyển từ Trigơ C chuyển trạng thái QB chuyển từ Trigơ D chuyển trạng thái QC chuyển từ Nhìn giản đồ xung ta thấy trigơ chia tần số xung nhịp làm có trigơ chia tần số xung nhịp 2n  16 lần có n trigơ có chia 2n lần đếm chia tần ta dùng trigơ d mắc thành đếm nhị phân muốn ta phải mắc lối Q trigơ d với lối vào d trạng thái lối trigơ xác định theo phương trình sau: Qn1  Dn  Qn Trường hợp tương tự đồi với trigơ jk lối vào j=k=1, nghĩa sau lần có xung nhịp tác dụng trigơ lại chuyển trạng thái lần d Giảm đồ thời đếm Hình 5.2: Dạng sóng đếm Hình 5.2 dạng sóng đếm cho ta thấy rõ đặc điểm xung Ck kích sườn âm FF đếm 2.2 Mạch đếm tiến đồng + Sơ đồ đếm nhị phân đồng bit Hình 5.3: Mạch đếm tiến đồng 90 + Bảng trạng thái: Bảng 5.1 CK QD QC QB QA Số đếm Xóa 0 0 1↓ 0 1 2↓ 0 3↓ 0 1 4↓ 0 5↓ 1 6↓ 1 7↓ 1 8↓ 0 9↓ 0 10↓ 1 10 11↓ 1 11 12↓ 1 0 12 13↓ 1 13 14↓ 1 14 15↓ 1 1 15 16↓ 0 0 + Nguyên lý: Từ sơ đồ ta thấy: xung nhịp tác động đồng thời vào trigơ trigơ có J=K=1 chuyển trạng thái từ sơ đồ hình 3.6 ta có điều kiện chuyển trạng thái trigơ đếm sau: Trigơ A chuyển trạng thái với xung Ck Trigơ B chuyển Qa = Trigơ C chuyển Qa = Qb = 91 Trigơ D chuyển Qa = Qb = Qc =1 Như trigơ sau chuyển trạng thái tất lối Q trigơ trước đồng thời qúa trình đếm sơ đồ mơ tả sau: Khi tác dụng xung xố clr Qd Qc Qb Qa = 0000 Khi có xung nhịp tác dụng trigơ A chuyển trạng thái từ lên 1, trigơ B, C, D khơng chuyển trạng thái J=K=0, trạng thái lối đếm sau kết thúc xung nhịp thứ là: 0001 Khi có xung nhịp thứ hai tác dụng: J, K trigơ B nên B A chuyển trạng thái, Qa từ 0, Qb từ lên 1; trigơ D C chưa chuyển trạng thái, trạng thái lối đếm sau kết thúc xung nhịp thứ hai là: 0010 Quá trình hoạt động đếm nhị phân đồng diễn tiếp tục đếm nhị phân không đồng bộ, có giản đồ xung bảng chân lý đếm nhị phân không đồng nêu Mạch đếm lùi 3.1 Mạch đếm lùi khơng đồng bộ: a Sơ đồ mạch: Hình 5.4: Mạch đếm xuống không đồng b Bảng trạng thái: 92 Bảng 5.2 Xung nhịp QD QC QB QA 0 0 1 1 1 1 1 0 1 1 0 0 1 10 1 11 1 12 0 13 0 1 14 0 15 0 16 0 0 c Nguyên lý: Như ký hiệu sơ đồ, muốn xoá ta để PR = 1, CLR = 0, muốn đặt để PR = 0, CLR = để đếm làm việc chế độ đếm ta để PR = CLR = dựa vào nguyên lý hoạt động trigơ JK ta giải thích hoạt động đếm + Đầu tiên xoá mạch đếm xung xố CLR = lúc trạng thái lối trigơ chuyển 0: QAQBQCQD = 0000 Nhưng có xung Ck tất trạng tái ngõ trigơ chuyển lên mức QAQBQCQD = 1111 Ở đếm lùi ta thấy lối Q trigơ trước nối vào Ck trigơ sau nên trigơ sau chuyển trạng thái trigơ đứng trước chuyển từ lên Trigơ A thay đổi trạng thái với xung nhịp tác động 93 Trigơ B thay đổi trạng thái Qa chuyển từ lên Trigơ C thay đổi trạng thái Qb chuyển từ lên Trigơ D thay đổi trạng thái Qc chuyển từ lên d Dạng sóng: Hình 5.5: Dạng sóng đếm xuống không đồng 3.2 Mạch đếm lùi đồng + Sơ đồ mạch: Hình 5.6: Mạch đếm lùi đồng + Bảng trạng thái: Bảng 5.3 CK QD QC QB QA Số đếm Xóa 0 0 1↓ 1 1 15 2↓ 1 14 94 3↓ 1 13 4↓ 1 0 12 5↓ 1 11 6↓ 1 10 7↓ 0 8↓ 0 9↓ 1 10↓ 1 11↓ 1 12↓ 0 13↓ 0 1 14↓ 0 15↓ 0 1 16↓ 0 0 + Nguyên lý: Từ sơ đồ mạch đếm lùi ta thấy tín hiệu lấy đầu Q, đầu điều khiển J, K lại lấy từ đầu Q Vì bắt đầu xuất xung Ck đầu tiê đầu QA, QB, QC, QD = 1111 Ở xung - FF A đổi trạng thái sau xung CK, vậy: TA= JA = KA = - FF B đổi trạng thái trước QA = 0, vậy: TB = JB = KB = QA - FF C đổi trạng thái trước QA=QB=0, vậy: TC = JC = KC = Q A Q B - FF D đổi trạng thái trước QA = QB = QC= 0, vậy:TD = JD = KD = Q A Q B Q C = TC Q C c Mạch đếm tiến lùi đồng bộ: 95 Hình 5.7: Bộ đếm thuận nghịch đồng Bộ đếm thuận nghịch nhị phân đồng bọ có đầu vào điều khiển Tín hiệu điều khiển đếm thuận đếm nghịch thông qua cổng điều khiển để thực điều khiển đếm thành đếm thuận hay nghịch Đếm tiến: cho lối vào điều khiển tiến lùi U/D = “1” lối Q trigơ trước nối với Ck trigơ tiếp theo, sơ đồ tương đương hình 3.6, ta có mạch đếm tiến Đếm lùi: cho lối vào điều khiển tiến lùi U/D = “0” lối Q trigơ trước nối với Ck trigơ tiếp theo, sơ đồ tương đương hình 3.7, ta có mạch đếm lùi ta thay phần mạch gồm phần tử AND, OR phần tử NAND 3.3 GIỚI THIỆU IC: + IC đếm BCD 74LS90 IC đếm nhị phân bít 74LS92 96 (a) (b) Hình 8.11: Cấu trúc Ram động (H 6.11 a) tế bào nhớ DRAM (H 6.11b) cách biểu diễn tế bào nhớ DRAM đơn giản số chi tiết dùng để mô tả tác vụ viết đọc tế bào nhớ Các khóa từ S1 đến S4 transistor MOS điều khiển tín hiệu từ mạch giải mã địa tín hiệu R/ W Để ghi liệu vào tế bào, khóa S1 S2 đóng S3 S4 mở Bit thực việc nạp điện cho tụ C bit làm tụ C phóng điện Sau khóa mở để lập C với phần mạch cịn lại Một cách lý tưởng C trì trạng thái vĩnh viễn thực tế ln ln có rỉ điện qua khóa chúng mở C bị dần điện tích Để đọc liệu khóa S2 , S3 , S4 đóng S1 mở, tụ C nối với mạch so sánh với điện tham chiếu để xác định trạng thái logic Điện mạch so sánh liệu đọc Do S2 S4 đóng, liệu nối ngược lại tụ C để làm tươi Nói cách khác, bit liệu tế bào nhớ làm tươi đọc Sử dụng DRAM, thuận lợi dung lượng nhớ lớn phải có số mạch phụ trợ: - Mạch đa hợp địa DRAM ln sử dụng địa hàng cột - Mạch làm tươi để phục hồi liệu bị sau khoảng thời gian ngắn 146 a Đa hợp địa chỉ: Như nói trên, dung lượng DRAM lớn nên phải dùng phương pháp đa hợp để chọn vị trí nhớ DRAM Mỗi vị trí nhớ chọn địa hàng cột xuất ngã vào địa Thí dụ với DRAM có dung lượng 16Kx1, thay phải dùng 14 đường địa ta cần dùng đường mạch đa hợp 14 → (7 đa hợp 2→1) để chọn 14 đường địa từ CPU (H 7.21) Bộ nhớ có cấu trúc ma trận 128x128 tế bào nhớ, xếp thành 128 hàng 128 cột, có ngã vào ngã liệu, ngã vào R/ W Hai mạch chốt địa (hàng cột) ghi bit có ngã vào nối với ngã mạch đa hợp ngã nối với mạch giải mã hàng cột Các tín hiệuRAS vàCA S dùng làm xung đồng hồ cho mạch chốt tín hiệu Enable cho mạch giải mã Như 14 bit địa từ CPU chốt vào ghi hàng cột tín hiệu RAS CA S giải mã để chọn tế bào nhớ Vận hành hệ thống thấy rõ xét giản đồ thời gian DRAM Hình: 8.12: Sơ đồ mạch giải mã hành cột b Giản đồ thời gian DRAM (H 6.13) giản đồ thời gian đọc viết tiêu biểu DRAM (Hai giản đồ khác thời lượng có chung dạng nên ta vẽ một) 147 Hình 8.13; Giản đồ thời gian đọc viết Giản đồ cho thấy tác động tín hiệu MU X tín hiệu RAS CA S Khi MU X mức thấp mạch đa hợp cho địa hàng (A0 A6) chốt vào ghi tín hiệu RAS xuống thấp Khi MU X mức cao mạch đa hợp cho địa cột (A7 A13) chốt vào ghi tín hiệu CA S xuống thấp Khi địa hàng cột giải mã, liệu địa xuất bus liệu để đọc ghi vào ( khả dụng) MỞ RỘNG BỘ NHỚ Các IC nhớ thường chế tạo với dung lượng nhớ có giới hạn, nhiều trường hợp thỏa mãn yêu cầu người thiết kế Do mở rộng nhớ việc làm cần thiết Có trường hợp phải mở rộng nhớ 3.1 Mở rộng độ dài từ Đây trường hợp số vị trí nhớ đủ cho yêu cầu liệu cho vị trí nhớ khơng đủ Có thể hiểu cách mở rộng độ dài từ qua thí dụ Thí dụ: Mở rộng nhớ từ 1Kx1 lên 1Kx8 : Chúng ta phải dùng IC nhớ 1Kx1, IC nhớ nối chung bus địa đường tín hiệu điều khiển IC quản lý đường bit IC vận hành lúc từ nhớ bit (H 7.24) 148 Hình 8.14: Sơ đồ mở rộng độ dài từ 3.2 Mở rộng vị trí nhớ Số bit cho vị trí nhớ đủ theo yêu cầu số vị trí nhớ khơng đủ Thí dụ: Có IC nhớ dung lượng 1Kx8 Mở rộng lên 4Kx8 Cần IC Để chọn IC nhớ cần mạch giải mã đường sang đường, ngã mạch giải mã nối vào ngã CS IC nhớ, địa IC nhớ khác (H 7.25) Trong thí dụ IC1 chiếm địa từ 000H đến 3FFH, IC2 từ 400H đến 7FFH, IC3 từ 800H đến BFFH IC4 từ C00H đến FFFH Hình 8.15: Sơ đồ mở rộng vị trí nhớ 3.3 Mở rộng dung lượng nhớ Cả vị trí nhớ độ dài từ IC không đủ để thiết kế Để mở rộng dung lượng nhớ ta phải kết hợp hai cách nói Thí dụ: Mở rộng nhớ từ 4Kx4 lên 24Kx8 Cần cặp IC mắc song song, cặp IC có chung địa chọn mạch giải mã sang đường (H 6.14) Ta dùng ngã từ Y0 đến Y5 mạch giải mã - Địa IC (1&2): 0000H - 0FFFH, IC (3&4) : 1000H - 1FFFH, IC (5&6): 149 2000H - 2FFFH IC (7&8) : 3000H - 3FFFH IC (9&10): 4000H - 4FFFH IC (11&12) : 5000H - 5FFFH Hình 8.16: Sơ đồ mở rộng dung lượng nhớ Giới thiệu IC 4.1 Chip EPROM M2732A Hiện thị trường có nhiều loại EPROM với dung lượng thời gian truy xuất khác IC 2732A loại EPROM NOMS nhỏ có dung lượng 4Kx8 hoạt động với nguồn điện +5V suốt tiến trình vận hành bình thường Hình 6.18 minh họa sơ đồ chân chế độ hoạt động IC IC M2732A có 12 đầu vài địa đầu liệu Hai đầu vào điều khiển đầu vào cho phép chip, sử dụng để đặt thiết bị vào chế độ có đợi lượng tiêu thụ giảm Chân vào hai mục đích, có chức phụ thuộc vào chế độ hoạt động thiết bị đầu cho phép đầu sử dụng để kiểm soát vùng đệm đầu liệu thiết bị, cho nối thiết bị với bus liệu vi xử lý mà không xảy chanh chấp bus Vpp điện lập trình đặt biệt bắt buộc phải có suốt giai đoạn lập trình 150 Hình 8.17 Dạng Đọc VPP Q0 – Q7 VIL VIL VCC Dữ liệu VIL Pulse VPP VCC Dữ liệu vào Xác định VIL VIL VCC Dữ liệu Chương trình hãm VIH VPP VCC Hi-Z Chuẩn VIH X VCC Hi-Z Chương trình (d) Chi chú: VIL = TTL LOW; VIH = TTL HIGH; X = Không quan tâm; VPP = 21V danh định Hình 6.18: (a) Kí hiệu logic EPROM M2732A; (b) Sơ đồ chân; (c) Vỏ EPROM với cửa sổ tia tử ngoại; (d) Chế độ hoạt động EPROM M2732A 4.2 Chip EPROM M27C64A IC EPROM M27C62A loại EPROM có dung lượng lớn 8Kx8 thời gian truy xuất 150ns Đây loại EPROM phổ biến thị trường, có hai dạng vỏ khác để người dùng chọn lựa tuỳ theo nhu cầu Hình 6.19 minh họa ký hiệu logic chức chân EPROM M27C64A 151 Hình 8.18 Chức chân A0 – A12 Địa ngõ vào Q0 – Q7 Dữ liệu Kích hoạt chíp Kích hoạt ngõ Chương trình VPP Cung cấp chương trình VCC Điện áp cung cấp VSS Nhóm Chế độ hoạt động EPROM M27C64A bảng hình 8.19 Dạng A9 VPP Q0 – Q7 Đọc VIL VIL VIH X VCC Dữ liệu Khóa ngõ VIL VIH VIH X VCC Hi-Z Chương trình VIL VIH VIL Pulse X VCC Dữ liệu vào Xác định VIL VIL VIH X VPP Dữ liệu Chương trình hãm VIH X X X VPP Hi-Z Chuẩn VIH X X X VCC Hi-Z Tín hiệu điện VIL VIL VIH VID VCC Mã 152 Hình 8.19: Các dạng vỏ sơ đồ chân tương ứng 4.3 IC SRAM MCM6264C Một loại IC SRAM thực tế dàn có mặt thị trường MCM6264C CMOS 8Kx8 với chu kỳ đọc chu kỳ ghi 12ns, công suất tiêu thụ chế độ standby 100mW Sơ đồ chân hình dạng IC minh họa hình 6.23 153 Hình 8.20: (a) loại hình dáng MCM6264C (b) sơ đồ chân MCM6264C Cấu trúc bên IC SRAM hình 6.23 Ở có 13 đầu vào địa đường vào/ra liệu đầu vào điều khiển định chế độ vận hành thiết bị, theo bảng chế độ hoạt động hình 6.24 154 Hình 8.21: Cấu trúc bên IC SRAM MCM6264C Bảng chế độ hoạt động E2 Dạng Dòng điện VCC Ngõ Chu kỳ H X X X Không chọn ISB1, ISB2 High-Z - X L X X Không chọn ISB1, ISB2 High-Z - L H H H Khóa ngõ ICCA High-Z - L H L H Đọc ICCA DOUT Chu kỳ đọc L H X L Ghi ICCA High-Z Chu kỳ ghi (a) 155 Tên chân A0 – A12…………… Địa ngõ vào DQ0 – DQ7 … … Dữ liệu ngõ vào/ra ………………….…… Kích hoạt viết ……………… …… Kích hoạt ngõ , E2…………….…… Kích hoạt chip VCC …………….… Nguồn cấp (+5V) VSS ……………….……… Nguồn 0V (b) Hình 8.21: Đầu vào (a) Bảng chế độ hoạt động ,(b) Tên chân đầu vào mức thấp cho phép ghi liệu vào RAM, với điều kiện RAM chọn hai đầu vào E tích cực mức cao cho phép hoạt động đọc, miễn linh kiện phải chọn đệm đầu kích hoạt = LOW Khi khơng chọn linh kiện trở vào chế độ lượng thấp, khơng có đầu vào có hiệu lực 4.4 IC DRAM TMS44100 Hiện thị trường có mặt IC DRAM TMS44100 4Mx1 hãng Texas Intruments Sơ đồ chân chức chân minh họa hình 6.26 Hình 8.22a: Sơ đồ chân chức chân DRAM MTS44100 156 Hình 8.22b: Là sơ đồ cấu trúc bên IC DRAM TMS44100 Một mảng ô nhớ xếp thành 2048 hàng x 2048 cột Bộ giải mã địa chỉ, lần chọn hàng nên xem giải mã 2048 Do đường địa dồn kênh nên toàn 22 bit địa xuất lúc Một điều lưu ý là, có 11 đường địa chúng phải đến ghi địa hàng lẫn ghi địa cột Mỗi ghi địa chứa nửa địa 22 bit Thanh ghi hàng lưu trữ nửa trên, ghi cột lưu trữ nửa Hai đầu vào xung chọn (strobe) quan trọng chi phối thời điểm thông tin địa chốt lại Đầu vào chọn địa hàng đếm nhịp ghi địa hàng 11 bit Đầu vào chọn địa cột nhịp ghi địa cột 11 bit 157 đếm Hình 8.23: Biểu đồ thời gian Một địa 22 bit áp vào DRAM qua buớc, sử dụng đầu lẩn Ban mức cao (hình 6.27) Tại thời điểm t0, địa hàng 11 bit (A11 đến A22) áp vào đầu vào địa Sau thời gian cho phép tRS cần thiết để đặt ghi địa hàng, đầu vào bị đẩy xuống thấp thời điểm t1 NGT (chuyển trạng thái sườn xuống tín hiệu) nạp địa hàng vào ghi địa hàng cho từ A11 đến A21 lúc xuất đầu vào giải mã hàng mức thấp cho phép giải mã hàng, hầu giải mã địa hàng chọn hàng mảng Tại tời điểm t2, địa cột 11 bit (từ A0 đến A10) áp vào đầu vào địa Tại thời điểm t3 đầu vào xuống thấp để nạp địa cột vào ghi địa cột, tiến hành hoạt động đọc hay ghi ô nhớ RAM tĩnh BÀI TẬP Dùng IC PROM ngã vào ngã thiết kế mạch chuyển mã từ Gray sang nhị phân số bit Dùng IC PAL ngã vào ngã thiết kế mạch chuyển từ mã Excess-3 sang mã Aiken số từ đến Dưới bảng mã 158 Thiết kế mạch để mở rộng nhớ từ 2Kx4 lên 2Kx8 Thiết kế mạch để mở rộng nhớ từ 1Kx4 lên 8Kx4 Cho biết địa cụ thể IC Thiết kế mạch để mở rộng nhớ từ 2Kx4 lên 6Kx8 Cho biết địa cụ thể IC 159 TÀI LIỆU THAM KHẢO [1] Mạch điện tử (tập – 2), Nguyễn Tấn Phước, NXB TP HCM, 2005 [2] Kỹ thuật xung nâng cao, Nguyễn Tấn Phước, NXB TP HCM, 2002 [3] Kỹ thuật số, Nguyễn Thuý Vân, NXB KHKT, 2004 [4] Kỹ thuật điện tử số, Đặng Văn Chuyết, NXB Giáo dục [5] Cơ sở kỹ thuật điện tử số, Vũ Đức Thọ, NXB Giáo dục [6] Giáo trình Kỹ thuật xung – số, Lương Ngọc Hải - NXB giáo dục, vụ giáo dục chuyên nghiệp, 2004 [7] Cơ sở kỹ thuật điện tử số - Đỗ Xuân Thụ- năm 2000 – Trường đại học bách khoa Hà nội 160 ... thường bội số 1 024 Đơn vị chuyển đổi sau: byte = bit 1Kbyte = 21 0 = 1 024 bit 1Mbyte = 20 20 = 1,048,576 bit 1Gbyte = 23 0 = 1,073,741, 824 bit - Ô nhớ (Memory Cell): phần tử, linh kiện điện tử có khả... MSB LSB 11111111 Vref ( 127 / 128 ) 10000001 Vref ( 128 ) 10000000 01111111 -Vref ( 128 ) 00000001 -Vref ( 127 / 128 ) 00000000 -Vref Chú ý 2: LSB = 1/ 128 (Vref ) Ứng dụng IC AD7 524 thường dùng giao tiếp... Dòng điện điện áp lối DAC hàm số mã số lối vào phải biến thiên phù hợp với biến thiên mã số * Thông số kỹ thuật chuyển đổi DAC: Khi sử dụng hay thiết kế DAC ta cần phải quan tâm đến thông số kỹ thuật