ĐỒ ÁN THIẾT KẾ HỆ THỐNG NHÚNG : HỆ THỐNG MÁY TÍNH NHÚNG ĐƠN CHÍP Với điều kiện Việt Nam, giải pháp tiếp cận quy trình thiết kế các hệ thống tích hợp trên nền công nghệ FPGA và làm chủ công nghệ và ứng dụng cho việc xây các hệ thống nhúng, các hệ thống xử lý tín hiệu số,… là một hướng đi mới, phù hợp, tự chủ công nghệ, giảm giá thành sản phẩm. Chính vì vậy, với mong muốn nghiên cứu, thiết kế và thực thi thành công một hệ thống nhúng nhằm phục đào tạo và nghiên cứu khoa học chuyên sâu tại khoa Điện tử Đại học Công Nghiệp Hà Nội, nhóm tác giả đã đề xuất và được thực hiện đề tài nghiên cứu khoa học cấp trường:
BỘ CÔNG THƯƠNG TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI BÁO CÁO TỔNG KẾT ĐỀ TÀI NGHIÊN CỨU KHOA HỌC CẤP TRƯỜNG NĂM 2016 “Nghiên cứu, thiết kế thực thi hệ thống máy tính nhúng đơn chip” Chủ nhiệm đề tài : ThS Phạm Thị Quỳnh Trang Thành viên tham gia: ThS Tống Văn Luyên ThS Nguyễn Viết Tuyến ThS Dương Thị Hằng ThS Đào Thị Phương Mai Hà Nội, 2017 MỤC LỤC MỤC LỤC BẢNG THUẬT NGỮ TIẾNG ANH Cơ sở pháp lý/Xuất xứ của đề tài Tính cấp thiết và mục tiêu của đề tài Tình hình nghiên cứu và ngoài nước Phạm vi, nội dung và phương pháp nghiên cứu 10 4.1 Phạm vi nghiên cứu 10 4.2 Nội dung nghiên cứu 10 4.3 Phương pháp nghiên cứu 10 Kết quả đạt được của đề tài 11 CHƯƠNG 1: TỔNG QUAN VỀ THIẾT KẾ HỆ THỐNG ĐƠN CHIP SoC VÀ CÔNG NGHỆ FPGA 12 1.1 Khái niệm hệ thống máy tính nhúng 12 1.2 Khái niệm hệ thống tích hợp đơn chip SoC 14 1.3 Công nghệ FPGA 16 1.3.1 FPGA gì? 16 1.3.2 Khái niệm phần cứng phần mềm FPGA 18 1.3.3 Khái niệm lõi vi xử lý cứng lõi vi xử lý mềm 19 1.4 Quy trình thiết kế SoC 20 1.5 Kết luận 22 CHƯƠNG 2: PHƯƠNG PHÁP THIẾT KẾ HỆ THỐNG NHÚNG ĐƠN CHÍP SỬ DỤNG CÔNG NGHỆ FPGA 23 2.1 Kiến trúc hệ thống nhúng SoC 23 2.1.1 Bộ xử lý 23 2.1.2 Bus 24 2.1.3 Bộ điều khiển nhớ (Memory Controller) 25 2.1.4 Các thiết bị ngoại vi (Peripherals) 26 2.2 Thiết kế hệ thống SoC sử dụng ZynQ 26 2.2.1 Giới thiệu vi mạch Zynq-7000 26 2.2.2 Các bước thiết kế SoC sử dụng ZynQ 35 2.3 Kết luận 38 CHƯƠNG 3: THIẾT KẾ HỆ THỐNG MÁY TÍNH NHÚNG TRÊN CHÍP ZynQ 39 3.1 Mục tiêu thiết kế 39 3.1 Bo mạch phát triển ZedBoard 41 3.2 Thiết kế hệ thống máy tính nhúng 41 3.3.1 Xây dựng kiến trúc phần cứng 43 3.3.2 Phần mềm ứng dụng 47 3.3 Kết thực nghiệm 54 3.3.1 Kết tổng hợp phần cứng 54 3.3.2 Kết chạy thực nghiệm 55 3.5 Kết luận 58 KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 60 PHỤ LỤC 61 TÀI LIỆU HƯỚNG DẪN SỬ DỤNG 61 PHỤ LỤC 70 HƯỚNG DẪN TẠO VÀ CHẠY PHẦN MỀM TRÊN HỆ ĐIỀU HÀNH LINUX 70 TÀI LIỆU THAM KHẢO 75 4/61 BẢNG THUẬT NGỮ TIẾNG ANH Ký Hiệu Diễn Giải ASIC ALU CPLD CPU ApplicationSpecific Integrated Circuit Arithmetic Logic Unit Complex Programmable Logic Device Central Processing Unit CLB DSP FPGA HDL IC FIR IIR CAD PLD SoC Configurable Logic Blocks Digital Signal Processing FieldProgrammable Gate Array Hardware Description Language Integrated Circuit Finite Impulse Response Infinite Impulse Response Computer Aided Design Programmable Logic Design System on Chip 5/61 Cơ sở pháp lý/Xuất xứ của đề tài Hệ thống tích hợp chip hay hệ thống đơn chip (trong tiếng Anh gọi "System-on-Chip" viết tắt "SoC") biết đến phương pháp thiết kế gần cho phép tích hợp khoảng vài chục lõi IP vi mạch với khoảng vài chục triệu transistors Nhờ đặc tính nhỏ gọn, hoạt động ổn định nên hệ thống chip ứng dụng rộng rãi, đặt biệt ứng dụng nhúng cho thiết bị di động, cầm tay Đây xu phát triển nhanh rộng rãi giới Chúng ta thấy hệ thống chip xuất các lĩnh vực ứng dụng khác như: Viễn thông, Tự động hoá, Điện tử dân dụng, Đa phương tiện, An ninh quốc phòng, Hàng không vũ trụ… Những năm gần đây, số số trung tâm nghiên cứu, các trường đại học Việt Nam có hoạt động nghiên cứu hướng lĩnh vực như: Phịng thí nghiệm Hệ thống tích hợp thơng minh Trường Đại học Công nghệ, Trung tâm thiết kế Bộ Khoa học Công nghệ, Trường Đại học Bách khoa Hà Nội, Khoa Điện - Điện tử, CNTT Trường Đại học Bách khoa Tp.HCM,… Với điều kiện Việt Nam, giải pháp tiếp cận quy trình thiết kế hệ thống tích hợp công nghệ FPGA làm chủ công nghệ ứng dụng cho việc xây hệ thống nhúng, hệ thống xử lý tín hiệu số,… hướng mới, phù hợp, tự chủ công nghệ, giảm giá thành sản phẩm Chính vậy, với mong muốn nghiên cứu, thiết kế thực thi thành công hệ thống nhúng nhằm phục đào tạo nghiên cứu khoa học chuyên sâu khoa Điện tử - Đại học Cơng Nghiệp Hà Nội, nhóm tác giả đề xuất thực đề tài nghiên cứu khoa học cấp trường: - Tên đề tài “Nghiên cứu, thiết kế thực thi hệ thống máy tính nhúng đơn chip” - Hợp đồng số 10-2016-RD/HĐ-DHCN - Thời gian theo hợp đồng: từ 01/01/2016 đến 31/12/2016 - Thời gian thực tế thực hiện: từ 01/01/2016 đến 15/09/2017 6/61 Tính cấp thiết và mục tiêu của đề tài Tính cấp thiết - Tạo điều kiện thuận lợi cho người học lĩnh hội kiến thức hình thành kỹ thiết kế phần cứng nói chung phần cứng dựa hệ thống nhúng tiên tiến nói riêng - Làm giàu thêm cho các chương trình đào tạo thiết kế hệ thống phần cứng dựa hệ thống nhúng đào tạo khoa Điện tử - Giúp người nghiên cứu khoa học có thêm lựa chọn công nghệ thực thi kiểm chứng phần cứng các ý tưởng thiết kế Mục tiêu cụ thể đề tài: - Nghiên cứu, thiết kế vả thực thi hệ thống nhúng đơn chip phục vụ cho đào tạo nghiên cứu khoa học Khoa Điện tử 7/61 Tình hình nghiên cứu và ngoài nước Tình hình nghiên cứu nước ngồi: Trước đây, hệ thống (ví dụ hệ thống máy tính) thường hình thành từ nhiều vi mạch gắn lên mạch (có thể nhiều hơn), ghép nối với để thực chức hệ thống Ngày nay, nhờ phát triển nhanh chóng cơng nghệ bán dẫn kỹ thuật thiết kế mạch tích hợp, tích hợp hệ thống hồn chỉnh lên vi mạch đơn với kích thước tối đa inch2 Hệ thống tích hợp vi mạch đơn gọi Hệ thống chip (trong tiếng Anh gọi "System-on-Chip" viết tắt "SoC") 0, [2] Xu các nước công nghiệp tiên tiến giới sản xuất chip chuyên dụng (ASIC: Application-Specific Integrated Circuit) dạng hệ thống chip đảm nhận số chức cụ thể, có tính cao, lượng tiêu thụ thấp kích thước ngày nhỏ bé (về công nghệ chế tạo sản phẩm) Về kiến trúc, hệ thống chip bao gồm khối chức số (digital) như: vi xử lý (CPU: Central Processing Unit), nhớ (ROM, RAM), khối xử lý tín hiệu số (DSP: Digital Signal Processor), v.v…; các đơn vị xử lý, ghép nối vào/ra Enthernet, Bluetooth; các khối chức tương tự (analog) các khuếch đại tín hiệu; tín hiệu kết hợp (mixed-signals); chí khối thu phát tần số radio (RF: Radio Frequency) linh kiện vi điện tử (MEMS); v.v…Các đơn vị xử lý tính toán cịn gọi lõi IP (IntellectualProperties) Khái niệm hệ thống chip xuất từ năm 1990 không ngừng phát triển theo thời gian với phát triển công nghệ bán dẫn Hệ thống SoC biết đến phương pháp thiết kế gần cho phép tích hợp khoảng vài chục lõi IP vi mạch với khoảng vài chục triệu transistors Hiện khả tích hợp lớn cho phép vi mạch có kích thước inch2 vào khoảng tỷ transistors (theo Intel [2]) Chúng ta dễ dàng nhận thấy ưu điểm bật hệ thống chip kích thước nhỏ gọn, giá thành thấp, tiêu thụ lượng so sánh thiết kế so với hệ thống đa vi mạch xây dựng bảng mạch in [2], Bên cạnh đó, hệ thống chip có hiệu suất tính ổn định cao 8/61 Nhờ đặc tính nhỏ gọn, hoạt động ổn định nên hệ thống chip ứng dụng rộng rãi, đặt biệt ứng dụng cho thiết bị di động, cầm tay Đây xu phát triển nhanh rộng rãi giới Chúng ta thấy hệ thống chip xuất các lĩnh vực ứng dụng khác như: Viễn thông, Tự động hoá, Điện tử dân dụng, Đa phương tiện, An ninh quốc phịng, Hàng khơng vũ trụ… Nhược điểm phương pháp thiết kế hệ thống SoC công nghệ ASIC thời gian chi phí cho trình nghiên cứu phát triển sản phẩm cao Hơn thế, chức vi mạch sau sản xuất thay đổi Những nhược điểm khiến cho loại SoC công nghệ ASIC phù hợp dự định triển khai số lượng sản phẩm lớn khơng có nhu cầu nâng cấp chức tương lai Ví dụ điển hình SoC loại vi xử lý dùng máy tính cá nhân, máy tính bảng (tablet) điện thoại thông minh, … Những xử lý loại thường tích hợp tối thiểu lõi vi xử lý, nhớ, xử lý đồ họa, giao diện ghép nối vào ra, số ngoại vi [4] sản xuất với số lượng lớn Ngày nay, FPGA ngày trở thành lựa chọn hấp dẫn cho việc thực hệ thống nhúng thời gian chi phí cho việc cho việc thực hệ thống nhúng FPGA thường thấp nhiều so với việc thực công nghệ ASIC Hơn nữa, chip FPGA gần thường tích hợp sẵn bên khối phần cứng chuyênn dụng các khối xử lý DSP hay lõi vi xử lý cứng … cho phép hiệu hệ thống FPGA tiệm cận dần tới hiệu thực phương pháp ASIC Chẳng hạn, chip ZynQ hãng Xilinx tích hợp sẵn hai lõi vi xử lý ARM® Cortex™ A9 có tần số hoạt động lên đến GHz với tài nguyên logic tái cấu hình giống FPGA cho việc thực các đơn vị tăng tốc phần cứng hiệu cao [7] Bằng việc sử dựng kiến trúc tổ hợp gồm vi xử lý nhúng FPGA vậy, người thiết có nhiều giải pháp linh hoạt phân chia các nhiệm vụ tính tốn FPGA vi xử lý Tình hình nghiên cứu nước: Như đề cập phần trên, hệ thống tích hợp chip hay hệ thống đơn chip (trong tiếng Anh gọi "System-on-Chip" viết tắt "SoC") biết đến phương pháp thiết kế gần cho phép tích hợp khoảng vài chục lõi IP vi mạch với khoảng vài chục triệu transistors Việc tăng cường lực, tiến tới làm chủ thiết kế phát triển hệ 9/61 thống chip góp phần đào tạo, nghiên cứu phát triển sản phẩm theo định hướng công nghệ cao đất nước Đào tạo nghiên cứu phát triển công nghệ cao chủ trương lớn Nhà nước việc phát triển khoa học công nghệ đến năm 2020 Chính thế, năm gần thành phố lớn Thành phố Hồ Chí Minh, Hà Nội Đà Nẵng có nhiều cơng ty thiết kế vi mạch tích hợp hệ thống đầu tư vào như: Tập đoàn Renesas (Renaissance Semiconductor for Advanced Solutions); Công ty AppliStar (Nhật Bản, Hà Nội); Công ty Panasonics (Nhật Bản, Hà Nội); Cơng ty Samsung (Hàn Quốc, Bắc Ninh); Tập đồn Viettel; Công ty V-Silicon; Công ty Dolphin-vc; Công ty VNPT Technology (Việt Nam) Về các đơn vị nghiên cứu đào tạo, số trung tâm, các trường đại học có hoạt động hướng lĩnh vực như: - Phịng thí nghiệm Hệ thống tích hợp thông minh Trường Đại học Công nghệ nghiên cứu, thiết kế chế tạo thành công vi mạch mã hóa video H.264/AVC, lõi IP thực cấu trúc phần cứng truyền thông chip cho SoC, hay thực thành cơng hệ thống SoC hồn chỉnh FPGA ([8],[9]) - Trung tâm Đào tạo Nghiên cứu Thiết kế vi mạch (ICDREC), Đại học Quốc gia Thành phố Hồ Chí Minh nghiên cứu thiết kế thành công chip vi xử lý bits, 32 bits vi mạch chức khác (LDO, DCDC converter) Hiện tại, ICDREC thực Dự án thiết kế chế tạo chip, thẻ, đầu đọc cho ứng dụng RFID với tổng kinh phí đầu tư 145 tỷ đồng (dự án Bộ Khoa học Công nghệ) - Viện Ứng dụng Công nghệ Bộ Khoa học Cơng nghệ tập trung lập trình nhúng lập trình thiết kế FPGA, PAL gần với công đoạn front-end công nghệ thiết kế vi mạch - Viện Điện tử - Viễn thông, Trường Đại học Bách khoa Hà Nội đầu tư xây dựng Phịng thí nghiệm thiết kế vi mạch, thiên phần thiết kế analog Bên cạnh đó, Viện Cơng nghệ thông tin – Truyền thông Trường Đại học Bách khoa Hà Nội có đề tài nghiên cứu quy trình thiết kế chip chuyên dụng ASIC, tìm hiểu công cụ thiết kế điện tử như: đề tài “Nghiên cứu thiết kế vi mạch chuyên dụng ASIC/ASIP” TS Nguyễn Kim Khánh - Khoa Điện-Điện tử, CNTT Trường Đại học Bách khoa Tp.HCM thành lập phòng thiết kế vi mạch tổ chức khóa học thiết kế chip 10/61 - Trường Đại học Cần Thơ phối hợp với cơng ty Renesas tổ chức khóa học thiết kế Vi mạch cho sinh viên - Ngoài ra, số đơn vị khác Viện Khoa học Kỹ thuật Quân Sự, Ban Cơ yếu phủ, Bộ Công An… triển khai nghiên cứu thiết kế chip Với điều kiện Việt Nam, giải pháp tiếp cận quy trình thiết kế hệ thống tích hợp công nghệ FPGA làm chủ công nghệ ứng dụng cho việc xây hệ thống nhúng, hệ thống xử lý tín hiệu số,… hướng mới, phù hợp, tự chủ công nghệ, giảm giá thành sản phẩm, đồng thời góp phần đào tạo nguồn nhân lực lĩnh vực thiết kế vi mạch cho đất nước Phạm vi, nội dung và phương pháp nghiên cứu 4.1 Phạm vi nghiên cứu Dựa nhu cầu đào tạo kiến thức kỹ thiết kế phần cứng, dựa hệ thống nhúng ba chuyên nghành đào tạo khoa gồm: Công nghệ kỹ thuật điện tử, Điện tử máy tính Mạng máy tính truyền thơng với môn học như: Thiết kế vi mạch số, Hệ thống nhúng,… 4.2 Nội dung nghiên cứu - Nghiên cứu tổng quan lĩnh vực thiết kế hệ thống máy tính nhúng đơn chipSoC (system-on-Chip) công nghệ FPGA - Nghiên cứu, nắm bắt làm chủ công nghệ thiết kế thực thi hệ thống tích hợp đơn chipSoC (system-on-Chip) công nghệ FPGA - Thiết kế hệ thống máy tính nhúng đơn chip SoC (System-on-Chip) cho ứng dụng điều khiển tự động - Tổng hợp thực thi phần cứng cho hệ thống SoC đề xuất bo mạch FPGA - Kiểm thực hoàn thiện hệ thống 4.3 Phương pháp nghiên cứu - Tham khảo, phân tích, tổng hợp, sử dụng có chọn lọc tài liệu từ cơng trình nghiên cứu, các báo công bố tạp chí chun ngành nước ngồi nước 62/61 Chọn Finish 63/61 Create Block Design Click Create Block Design phần IP Integrator, mục Flow Navigator Đặt thông số hình: Click Add IP, bảng catalog hình: 64/61 Sử dụng từ khóa zynq mục Search, click đúp vào ZYNQ7 Processing System Zynq thêm vào Diagram Block Click nút Add IP, từ IP catalog thêm AXI GPIO AXI GPIO thêm vào Diagram Block Tương tự thêm khối AXI GPIO Click nút Add IP, click đúp AXI Interconnect IP Click nút Add IP, click đúp Processing System Reset IP Click đúp khối AXI Interconnect, đặt Number of Master Interfaces 65/61 Nối port FCLK_RESET0_N khối ZYNQ7 Processing System port ext_reset_in khối proc_sys_reset_0 Nối port FCLK_CLK0 port slowest_sync_clk khối proc_sys_reset_0 Nối port FCLK_CLK0 tới port clock Diagram Nối peripheral_aresetn[0:0] khối proc_sys_reset_0 tới port GPIO reset Nối interconnect_aresetn[0:0] khối proc_sys_reset_0 tới port axi_interconnect_0 reset Nối M_AXI_GPO khối ZYNQ7 Processing System tới S00_AXI khối AXI Interconnect Click Run Block Automation, chọn processing_system7_0 Trong hộp Block Automation, check vào Apply Board Preset Click OK.Click Run Connection Automation, chọn /axi_gpio_0/S_AXI Click OK 66/61 Tương tự cho /axi_gpio_1/S_AXI /axi_gpio_2_S_AXI Click khối AXI GPIO kết nối với M01_AXI (trên AXI Interconect) đổi tên leds_8bits Block Properties Click Run Connection Automation chọn /leds_8bits/GPIO Chọn interface cho LEDS_8bits Click OK Sơ đồ thiết kế hệ thống sau thực Vivado: Hình 2: sơ đồ thiết kế phần cứng Vivado Save block design chạy Tools > Validate Design Click OK Add top level HDL 67/61 Click on Generate Block Design Chọn Generate Click Generate Bitstream Để xem design ta chọn Open implemented Design Chọn File > Export > Export Hardware Check Include Bitstream Click OK Chọn File > Launch SDK, click OK SDK mở Phát triển phần mềm Trong SDK, File > New > Application Project để tạo project Trong khuôn khổ project ta viết chương trình ngơn ngữ C Trong cửa sổ chọn Empty Application click Finish Tiếp theo ta add new source cho project để tạo empty file C, click chuột phải vào src directory, New->Source File 68/61 Cuối code chương trình cho project Download bitstream chạy application Để download bitstream ta chọn Xilinx Tools → Program FPGA: Để chạy chương trình ta click vào project directory → Run As → Run Configurations, sau thiết lập hình sau 69/61 Khi đèn LED báo màu xanh tức ta nạp chương trình lên board thành cơng ta bắt đầu verify phần thiết kế Ngồi ta tạo Boot Image cách vào Xilinx Tools > Create Zynq Boot Image đưa vào card SD các file nhà sản xuất để nạp lên board Kết chạy thử LED bo mạch Zedboard nhấp nháy trạng thái mơ tả hình 3.5 Hình 3: Hai trạng thái sáng LED 70/61 PHỤ LỤC HƯỚNG DẪN TẠO VÀ CHẠY PHẦN MỀM TRÊN HỆ ĐIỀU HÀNH LINUX Xilinx cung cấp trình biên dịch chương trình cho hệ thống linux-arm giao diện đồ họa SDK Trong phần sử dụng Xilinx SDK để phát triển chương trình ứng dụng gửi lời chào “Hello World” cổng UART hệ thống Phát triển biên dịch chương trình Khởi động Xilinx SDK, chọn File ® Import Trong cửa sổ Import chọn Existing Projects into Workspace bấm Next Bấm chọn Select archive file, sau bấm Browe để tìm chọn file nén hdmi_sdk.zip Bấm Select ALL để chọn tất các thưc mục, sau bấm Finish Trong cửa sổ Project Explorer kích phải chuột thư mục standanlone_bsp chọn Board Support Package Settings Trong cửa sổ Board Support Package Settings, chọn Overview, ÓS type: standalone chọn version 4.1 (gần nhất), sau bấm OK: để đưa Project name: standablone_HDMI Language: C projec 71/61 - Board Support Package: Create New - bấm Next: Trong cửa sổ C Project chọn “Xilinx ARM Linux Executable” panel Project type, Chọn “Xilinx ARM GNU/Linux Toolchain” panel Toolchain Đặt tên Project name là: Helloworld Bấm Next 72/61 Trong cửa sổ tiếp, uncheck Debug bấm Finish Một thư mục Lab_6 tạo Panel Project Explorer Kích phải chuột lên thư mục Lab_6, chọn New ® Folder, tạo thư mục tên src Kích phải chuột lên thư mục src, chọn New ® Source File Trong trường Source File cửa sổ New Source file, tạo file có tên main.c bấm FINISH: 73/61 Sử dụng trình soạn thảo văn gedit vi hệ điều hành Linaro để tạo nhập đoạn mã sau vào file helloworld.c: Chương trình thực việc gửi lời chào cổng UART Nếu máy tính kết nối với bo mạch Zedboard qua cổng UART lời chào gửi từ chương trình hiển thị giao máy tính phần mềm Putty Tiến hành biên dịch để tạo file helloworld thực thi zedboard $ gcc helloworld.c –o helloworld Chạy chương trình mơi trường linux của Zedboard Chạy chương trình lệnh: /helloworld 74/61 75/61 TÀI LIỆU THAM KHẢO [1] R Rajsuman System-on-a-Chip: Design and Test Artech House Publishers, June 2000 [2] E.Larsson Introduction to Advanced System-on-Chip: Test, Design and Optimization Springer Publisher, February 2005 [3] Intel Corporation: www.intel.com [4] M Dixon, P Hammarlund, S Jourdan and R Singhal, “The Next Generation Intel Core Microarchitecture”, Intel Technology Journal, Vol 14, Issue 3, 2010 pp - 29 [5] Marilyn Wolf Computers as components: Principles of Embedded Computing Systems Design Morgan Kaufmann publisher, ISBN: 978-012-388436-7, 2012 [6] Ron Sass, Andrew G Schmidt: Embedded Systems Design with Platform FPGAs, Elsevier Inc, 2010 [7] Xilinx 2013 Zynq™-7000 All Programmable SoCs http://www.xilinx.com/publications/prod_mktg/zynq7000/Zynq-7000combined-product-table.pdf [8] Tran, Van Huan, and Xuan Tu Tran "CoMoSy: a Flexible System-onChip Platform for Embedded Applications." Journal of Research, Development, and Application on Information and Communication Theory (8) (2011): 17-26 [9] Hai-Phong Phan, Hung K Nguyen, Duy-Hieu Bui, Nam-Khanh Dang, and Xuan-Tu Tran System-on-chip testbed for validating the hardware design of H.264/AVC encoder In Proceedings of the 2013 National Conference 76/61 on Electronics and Communications (REV2013-KC01), Hanoi, December 2013.REV, VNU [10] Crockett, L.H., et al., The Zynq Book: Embedded Processing with the Arm Cortex-A9 on the Xilinx Zynq-7000 All Programmable Soc 2014: Strathclyde Academic Media [11] Crockett, L.H., R.A Elliot, and M.A Enderwitz, The Zynq Book Tutorials for Zybo and ZedBoard 2015 [12] ZedBoard user manual Available from: http://zedboard.org/sites/default/files/documentations/ZedBoard_HW_U G_v2_2.pdf [13] ZedBoard: Zynq-7000 AP SoC Concepts, Tools, and Techniques - A Hands-On Guide to Effective Embedded System Design [14] ARM, “Cortex-A9 MPCore Technical Reference Manual”, revision r3p0, July 2011 Available: http://infocenter.arm.com/help/topic/com.arm.doc.ddi0407g/DDI0407G_ cortex_a9_mpcore_r3p0_trm.pdf ... pháp thiết kế hệ thống nhúng đơn chip ZynQ-7000 trình bày 39/61 CHƯƠNG 3: THIẾT KẾ HỆ THỐNG MÁY TÍNH NHÚNG TRÊN CHÍP ZynQ 3.1 Mục tiêu thiết kế - Thiết kế hệ thống máy tính nhúng đơn chíp. .. QUAN VỀ THIẾT KẾ HỆ THỐNG ĐƠN CHIP SoC VÀ CÔNG NGHỆ FPGA 1.1 Khái niệm về hệ thống máy tính nhúng Tùy thuộc mục đích sử dụng hệ thống máy tính người ta phân loại chúng thành lớp: máy tính nhúng. .. CHƯƠNG 3: THIẾT KẾ HỆ THỐNG MÁY TÍNH NHÚNG TRÊN CHÍP ZynQ 39 3.1 Mục tiêu thiết kế 39 3.1 Bo mạch phát triển ZedBoard 41 3.2 Thiết kế hệ thống máy tính nhúng