BÁO CÁO THỰC TẬP ĐIỆN TỬ SỐ bài thực nghiệm 1 cổng logic

ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ _ BÁO CÁO THỰC TẬP ĐIỆN TỬ SỐ Bài thực nghiệm 1: Cổng Logic Giảng viên HD: T.S Phạm Duy Hưng Th.S Hoàng Bảo Anh Sinh viên thực hiện: Trần Tuấn Anh Mã Sinh Viên: 19021406 Hà Nội, 2021 THÍ NGHIỆM 1: ĐỊNH NGHĨA – BẢNG CHÂN LÝ: 1.1 Yếu tố logic chứa bit thông tin: 1.1.1 Kết thí nghiệm:  Kết mơ proteus:  Bảng D1 – 1: Công tắc LS8 “1” “0” 1.1.2 Đèn LED Sáng Tối Mức V = 5.00 V = 0.00 Ký hiệu trạng thái H(High) L(Low) Ký hiệu toán học Định nghĩa mức logic yếu tố chứa bit thông tin:  Điện áp dùng để biểu diễn bit với bit biểu thị mức logic cao biểu thị mức logic thấp 1.2 Các cổng logic 1.2.1 Khảo sát nguyên lý hoạt động cổng đảo (Inverter):  Kết mô Proteus:  Bảng D1-2 Công tắc LS8 Lối vào IC1/a bỏ lửng Lối vào A 0 Lối C  Trả lời câu hỏi: o Công thức đại số logic cổng đảo: o Trường hợp lối vào bỏ lửng tương ứng với trạng thái “0” lối vào 1.2.2 Khảo sát nguyên lý hoạt động cổng không đảo với collector hở (O.C Open collector)  Kết mô Proteus:  Bảng D1-3: Công tắc LS8 Lối vào A 1 0 Lối vào IC2/a bỏ lửng  Nhận xét: o Biểu thức logic cổng không đảo: Lối C 1 o Trường hợp lối vào bỏ lửng ứng với trạng thái lối vào cao 1.2.3 Khảo sát nguyên lý hoạt động cổng “KHÔNG VÀ” có hai lối vào (2 – Input NAND):  Kết mô Proteus:  Bảng D1-4: LS7 LS8 Lối vào A Lối vào B Lối C 1 1 1 1 1 0 0  Nhận xét: o Cổng NAND cổng NOT AND với biểu thức logic: o Nếu hai lối vào có mức logic “0” cổng NAND trả mức logic cao o Trường hợp hai lối vào thấp, cổng NAND làm việc giống cổng NOR với mức logic “0” 1.2.4 Khảo sát nguyên lý hoạt động cổng “NAND” có hai lối vào với lối collector hở (2 – Input open collecter NAND):  Kết mô Proteus:  Bảng D1-5: LS7 1 0 LS8 1 Lối vào A 1 0 Lối vào B 1 Lối C 1  Nhận xét: Kết bảng D1-5 giống với bảng chân lý D1-4 1.2.5 Khảo sát nguyên lý hoạt động cổng “HOẶC” có hai lối vào (2 – Input OR)  Kết mô Proteus:  Bảng D1-6: LS7 1 LS8 1 Lối vào A 1 Lối vào B 1 Lối C 1 1.2.6 0 0  Nhận xét: o Cổng OR cổng thực hàm cổng đại số chuyển mạch o Biểu thức logic đại số: A+B o Trường hợp hai lối vào mức thấp, cổng OR không làm việc cổng AND với mức logic “0” Khảo sát nguyên lý hoạt động cổng “HOẶC – LOẠI TRỪ” có hai lối vào (2 – Input XOR)  Kết mô Proteus:  Bảng D1-7: LS7 LS8 Lối vào A Lối vào B Lối C 1 1 1 1 1 0 0  Nhận xét: o Cổng XOR thực hàm “HOẶC” “PHỦ ĐỊNH” với đại số Boolean o Biểu thức đại số: 1.2.7 Bảng chân lý biểu thức đại số logic  Cổng AND lối vào: o Biểu thức đại số: Y = A.B o Bảng chân lý: Nếu lối vào có mức logic “0” cổng AND trả mức logic “0”, trường hợp lại trả mức logic “1” Lối vào A Lối vào B Lối Y 0 0 1 0 1  Cổng NAND lối vào: o Biểu thức đại số:Y = !(A.B.C.D) o Bảng chân lý: Nếu lối vào có mức logic “1” cổng NAND trả mức logic “0”, trường hợp lại trả mức logic “1”  Cổng OR lối vào: o Biểu thức đại số: Y = A+B+C o Bảng chân lý: Nếu lối vào có mức logic “0” cổng OR trả mức logic “0”, trường hợp lại trả mức logic “1” A 0 0 1 1 B 0 1 0 1 C 1 1 Y 1 1 1 THÍ NGHIỆM 2: PHÂN LOẠI CỔNG LOGIC 2.1 Cổng AND loại Diode Logic (DL): - Kết mô Proteus: - Bảng D1-8: LS7 LS8 Lối vào A 1 1 1 0 0 - Nguyên lý hoạt động: Lối vào B 1 Lối C 0 + Với lối vào A, B mức cao 5V (mức logic “1”), diode đóng dịng 5V qua điện trở xuống làm đèn LED sáng (mức logic “1”) + Với trường hợp lại, đèn LED tắt (mức logic “0”) 2.2 Cổng NAND loại Resistor – Transistor Logic (RTL): - Kết mô Proteus: - Bảng D1-9 LS7 LS8 Lối vào A Lối vào B Lối C 1 1 1 1 1 0 0 - Nguyên lý hoạt động: + Với lối vào A, B mức cao (mức loigic “1”), dòng vào trasistor mức cao làm cho transistor hoạt động dịng khơng qua đèn LED nên đèn tắt + Với trường hợp lại, đèn sáng 2.3 Cổng NAND loại Diode – Transistor Logic (DTL): - Kết mô Proteus: - Bảng D1-10 LS7 LS8 Lối vào A 1 1 1 0 0 - Nguyên lý hoạt động: Lối vào B 1 Lối C 1 + Với hai lối vào mức cao (mức logic “1”), diode tương ứng đóng Dịng 5V qua trở R6, R7 vào transistor làm transistor hoạt động, dòng 5V qua R9 qua transistor xuống đất mà không qua đèn làm đèn tắt + Với lối vào mức cao (mức logic “1”), diode tương ứng đóng; lối vào mức thấp (mức logic “0”) diode tương ứng mở Dòng 5V qua điện trở R6 qua diode lối vào mức cao đất nên transistor đóng Dịng 5V cịn lại qua điện trở R9 qua đèn khiến đèn sáng + Với hai lối vào mức thấp (mức logic “0”), diode tương ứng dẫn Dòng 5V qua trở R6 đất nên transistor Dòng 5V qua trở R9 qua đèn làm đèn sáng 2.4 Cổng NAND loại Transistor – Transistor Logic (TTL): - Kết mô Proteus: - Bảng D1-11 LS7 LS8 Lối vào A Lối vào B Lối C 1 1 1 1 1 0 0 - Nguyên lý hoạt động: + Với hai lối vào mức cao (mức logic “1”), transistor Q3 Q4 mở, dòng qua transistor Q5 mức cao nên Q5 mở, Q7 mở Dòng 5V qua Q6 qua diode D9, qua transistor Q7 xuống đất nên khơng có dịng qua đèn LED khiến đèn khơng sáng + Với hai trường hợp cịn lại, đèn LED sáng 2.5 Cổng NAND collector hở (OPEN – COLLECTOR): - Kết mô Proteus: + Nối J1 + Không nối J1 - Bảng D1-12 LS1 1 0 LS2 1 Lối vào A 1 0 THÍ NGHIỆM 3: CỔNG CMOS 3.1 Mạch mô Proteus: Lối vào B 1 C(Nối J1) 1 C(không nối J1) 0 0 3.2 Bảng kết D1-13: DS1 DS2 Lối vào A Lối vào B Lối C 1 1 1 1 1 0 0 3.3 Nhận xét: - Khi so sánh trạng thái logic với cổng NAND – TTL, cổng CMOS có trạng thái tương tự THÍ NGHIỆM 4: BỘ CHUYỂN ĐỔI MỨC TTL – CMOS & CMOS – TTL 4.1 Mạch mô Proteus: 4.2 Bảng kết D1-14 Công tắc LS1 Trạng thái V(A) TTL V(B) 0.06 15 CMOS V(C-D) 15 0.01 CMOS V(E) 0.05 TTL V(F) 0.05 TLL ... Proteus: + Nối J1 + Không nối J1 - Bảng D1 -12 LS1 1 0 LS2 1 Lối vào A 1 0 THÍ NGHIỆM 3: CỔNG CMOS 3 .1 Mạch mô Proteus: Lối vào B 1 C(Nối J1) 1 C(không nối J1) 0 0 3.2 Bảng kết D1 -13 : DS1 DS2 Lối vào... mức logic ? ?1? ??  Cổng OR lối vào: o Biểu thức đại số: Y = A+B+C o Bảng chân lý: Nếu lối vào có mức logic “0” cổng OR trả mức logic “0”, trường hợp lại trả mức logic ? ?1? ?? A 0 0 1 1 B 0 1 0 1 C 1 1...THÍ NGHIỆM 1: ĐỊNH NGHĨA – BẢNG CHÂN LÝ: 1. 1 Yếu tố logic chứa bit thông tin: 1. 1 .1 Kết thí nghiệm:  Kết mơ proteus:  Bảng D1 – 1: Công tắc LS8 ? ?1? ?? “0” 1. 1.2 Đèn LED Sáng Tối Mức