Xây dựng bộ điều khiển và nhận dạng tiếng nói phần 4

Xây dựng bộ điều khiển và nhận dạng tiếng nói bằng sử lý tín hiệu số DSP 56002

GVHD:Thầy Lê Tuấn Anh Mô Tả Chức Năng DSP 56002MÔ TẢ CHỨC NĂNG DSP56002Chương này đề cập đến các chế độ đònh đòa chỉ và cấu trúc bộ xử lí DSP56002. Cấu trúc bộ vi xử lí DSP56002 gồm ba đơn vò thực thi trung tâm: đơn vò thực thi dữ liệu số học logic (ALU), đơn vò điều khiển chương trình, đơn vò cấp phát đòa chỉ. Ba chế độ đònh đòa chỉ của bộ xử lí DSP56002: thanh ghi trực tiếp, đặc biệt, và thanh ghi gián tiếp. Đồng thời, trong chương này còn mô tả các mã lệnh để điều khiển chọn chế độ hoạt động cho các Port của DSP và các thanh ghi trong của DSP56002. A. CẤU TRÚC CỦA DSP56002 I . ĐƠN VỊ XƯÛ LÍ TRUNG TÂM(CPU)1 . Các tuyến: Cấu trúc nội đa tuyến của bộ xử lí DSP56002 gồm 4 tuyến dữ liệu 2 chiều 24-bit, hai tuyến đòa chỉ một hướng 16-bit và một tuyến đòa chỉ hai hướng 16-bit.a./ Tuyến dữ liệu: Các tuyến dữ liệu bao gồm: XDB , YDB , PDB , GDB . Trong đó XDB và YDB truyền dữ liệu giữa ALU dữ liệu với bộ nhớ X hoặc Y tương ứng. Một số lệnh của XDB và YDB có thể kết nối với nhau tạo thành tuyến 48-bit. PDB thì truyền từ các lệnh còn GDB thì đảm trách các dữ liệu khác như truyền các dữ liệu xuất nhập (I/O) đến và từ các thiết bò ngoại vi.b./ Các tuyến đòa chỉ: Các tuyến đòa chỉ bao gồm: XAB, YAB và PAB. XAB và YAB cung cấp đòa chỉ dữ liệu trỏ đến vò trí xác đònh trong bộ nhớ dữ liệu nội X,Y tương ứng. PAB cung cấp đòa chỉ dữ liệu trỏ đến vò trí bộ nhớ xác đònh trong bộ nhớ chương trình nội. Các khoảng bộ nhớ ngoài được đònh đòa chỉ một chiều 16-bit SVTH:Huỳnh Quốc Trâm 3-11 GVHD:Thầy Lê Tuấn Anh Mô Tả Chức Năng DSP 56002được lái bởi một bộ dồn kênh ba ngỏ nhập để có thể chọn XAB, YAB hoặc PAB. 2 . Các đơn vò thực thi: DSP56002 gồm ba đơn vò thực thi ALU dữ liệu, PCU và AGU.3 . Cổng mở rộng bộ nhớ: (cổng A ) Cổng mở rộng bộ nhớ bao gồm một tuyến đòa chỉ 16-bit, một tuyến dữ liệu hai chiều 24-bit và các tín hiệu điều khiển. Nó được dùng để giao tiếp với bộ xử lí DSP56002 để mở rộng bộ nhớ hay thiết bò ngoại vi. Những thiết bò ngoại vi này gồm RAM tónh tốc độ cao, thiết bò bộ nhớ thấp hơn, DSP khác và MPU khác trong cấu hình chủ/tớ.4 . OnCE: Nó cho phép người sử dụng tạo ảnh hưởng qua lại giữa CPU của DSP56002 và các ngoại vi khác để kiểm tra các thanh ghi, bộ nhớ hay các ngoại vi trên chip. Nó cung cấp sự truy xuất đơn giản, ít tiêu phí và tốc độ độc lập đối với các thanh ghi nội cho việc phát triển hệ thống sửa lỗi và có tính kinh tế cao.5 . Vòng giữ pha (PLL) dựa trên xung clock: Vòng giữ pha cho phép DSP56002 sử dụng nguồn xung clock ngoại đối với việc xử lí nhiều tốc độ cũng như cung cấp xung clock đồng bộ hoá xung clock nội. PLL thực hiện việc nhân tần số, loại bỏ tính bất đối xứng và chia nhỏ công suất.II .VÙNG MƠÛ RỘNG 1 . Các bộ nhớ nội: Bộ xử lí DSP56002 có 6 bộ nhớ on-chip: RAM dữ liệu X, ROM dữ liệu X, RAM dữ liệu Y, ROM dữ liệu Y, RAM bộ nhớ chương trình và ROM bootstrap(tự khởi động). RAM dữ liệu X và Y là hai bộ nhớ nội 24-bit chiếm giữ 256 ô nhớ vò trí thấp nhất của khoảng đòa chỉ X và Y tương ứng. ROM dữ liệu X và Y là hai bộ nhớ nội 24-bit cho phép bởi OMR, chiếm giữ 256 vò trí ô nhớ thấp kế tiếp của khoảng đòa chỉ bộ nhớ. RAM chương trình P chứa các câu lệnh, hằng số và các bảng dữ liệu được cố đònh tại thời gian biên dòch. Các vò trí ô nhớ không sử dụng có thể dùng lưu trữ dữ liệu tạm thời. ROM bootstrap là một ROM có 64 ô nhớ lập trình trên 24-bit sử dụng chế độ bootstrap. Ngoài ra còn có thể lập trình để thực hiện phép bootstrap từ cổng mở rộng bộ nhớ, từ giao tiếp chủ hay từ giao tiếp bất đồng bộ nối tiếp (SCI).2 . Các ngoại vi on-chip: Các ngoại vi của DSP56002 bao gồm: một giao tiếp chủ song song bằng phương pháp DMA, một port giao tiếp nối tiếp đồng bộ (SSI), một port giao tiếp nối tiếp bất đồng bộ (SCI), và một port xuất /nhập lập trình được. 3 . Bộ đònh thời / Đếm sự kiện: SVTH:Huỳnh Quốc Trâm 3-12 GVHD:Thầy Lê Tuấn Anh Mô Tả Chức Năng DSP 56002 Bộ đònh thời có thể sử dụng nguồn xung clock nội hay ngoại, và có thể ngắt bộ xử lí sau một số sự kiện (xung clock) được tác động bởi người lập trình, hay nó có thể phát tín hiệu đến thiết bò ngoại vi sau khi đếm xong số sự kiện bên trong.B. ĐƠN VỊ THỰC THI ALU DỮ LIỆU: Đơn vò thực thi ALU dữ liệu thực hiện các phép toán số học và logic trên các toán hạng dữ liệu. Các thành phần quan trọng của ALU dữ liệu bao gồm các thanh ghi dữ liệu, một đơn vò nhân tích luỹ / logic song song(MAC ), một bộ dòch thanh ghi tích lũy, một đơn vò thao tác bit và hai bộ dòch / giới hạn.BIỂU ĐỒ KHỐI ALU DỮ LIỆUSVTH:Huỳnh Quốc Trâm 3-13 Bộ Dòch24 24Tuyến dữ liệu XTuyến dữ liệu Y24 24X0X1Y0Y124 24Dồn kênhThanh ghi tích lũyLàm tròn và đơn vòlogicA(56)B(56)5656 56Bộ Dòch/Giới Hạn5656 GVHD:Thầy Lê Tuấn Anh Mô Tả Chức Năng DSP 56002I .THANH GHI DỮ LIỆU:1./Thanh ghi dữ liệu nhập: X1,X0,Y1,Y0 ALU dữ liệu có bốn thanh ghi dữ liệu nhập có thể được xử lí như là bốn thanh ghi 24 bit độc lập X1, X0 , Y1 và Y0 hay kết hợp thành hai thanh ghi 48 bit X và Y được phát triển bằng cách kết nối X1:X0, Y1:Y0 tương ứng. X Y 23 0 23 0 23 0 23 02./ Thanh ghi dữ liệu tích lũy : A2 , A1 , A0 , B2 , B1 , B0 Sáu thanh ghi dữ liệu tích lũy A2, A1, A0, B2, B1, B0 hình thành nên hai thanh ghi tích lũy 56 bit tạm thời A (A2 : A1: A0) và B (B2 : B1: B0 ). Các thanh ghi A1, A0 và B1, B0 là các thanh ghi 24 bit, còn thanh ghi A2, B2 là thanh ghi 8 bit. Hai thanh ghi này còn gọi là thanh ghi mở rộng.A* A2 A1 A0 23 8 7 0 23 0 23 0B* B2 B1 B0 23 8 7 0 23 0 23 0 II . ĐƠN VỊ MAC VÀ LOGIC: Đơn vò MAC và LOGIC thực hiện tất cả các phép tính toán toán hạng của bộ xử lí DSP56002 như cộng, trừ, AND, OR, XOR và NOT. Nó cho phép ba toán hạng nhập và cho kết quả 56 bit được chứa trong thanh ghi tích lũy A và B.1 . Biểu diễn dữ liệu phân số bù 2: Đơn vò MAC và logic sử dụng dữ liệu phân số bù 2 trong thuật giải của DSP56002, trong đó phân số là một số bất kì mà độ lớn của nó phải lớn hơn hay bằng 0 và nhỏ hơn 1.2 . Sự làm tròn: Đơn vò MAC và LOGIC có thể làm tròn hội tụ phần thấp nhất của thanh ghi tích lũy A0 và B0 vào phần cao nhất A1 và B1.III . BỘ DỊCH TÍCH LŨY: Bộ dòch tích lũy nhận ngõ nhập 56 bit và xuất kết quả 56 bit. Bộ dòch tích lũy có thể dòch toán hạng dữ liệu sang trái một bit, sang phải một bit hay không dòch gì cả. IV . BỘ DỊCH/GIỚI HẠN DỮ LIỆU:SVTH:Huỳnh Quốc Trâm 3-14 Y1 Y0X1 X0 GVHD:Thầy Lê Tuấn Anh Mô Tả Chức Năng DSP 56002 Bộ dòch/giới hạn dữ liệu cung cấp chế độ hậu xử lí đặc biệt trên dữ liệu truyền từ thanh ghi tích lũy đến YDB hay XDB. Mỗi bộ dòch/giới hạn bao gồm một bộ dòch được cho phép bởi một bộ giới hạn. 1 . Bộ dòch dữ liệu: Mỗi bộ dòch dữ liệu có khả năng dòch một toán hạng dữ liệu sang trái, sang phải một bit hay cho dữ liệu đi qua mà không dòch gì cả. Ngõ ra của bộ dòch dữ liệu chạy qua bộ giới hạn dữ liệu tương ứng, trong đó bộ giới hạn dữ liệu có ngõ ra 24 bit và một ngõ tràn. Các bộ dòch được điều khiển bởi các bit ở chế độ chia tỉ lệ (Scaling mode) S1 và S0 ở thanh ghi trạng thái (SR), với S1, S0 lần lượt là bit thứ 11 và thứ 10. S1 và S0 cho phép sự chia tỉ lệ động của dữ liệu cố đònh được trỏ mà không cần phải thay đổi lệnh của chương trình. S1 S0 Chế độ chia tỉ lệ0 0 Không chia0 1 Chia xuống (dòch sang phải 1 bit )1 0 Chia lên (dòch sang trái một 1 bit)2 . Bộ giới hạn: Mỗi bộ giới hạn dữ liệu có khả năng tự thực hiện, nếu cần giải thuật bão hòa trên các toán hạng dữ liệu được truyền từ các thanh ghi tích lũy đến XDB và YDB. Nếu nội dung thanh ghi tích lũy nguồn có thể được hiển thò trong kích thước của toán hạng đích mà không tràn thì bộ giới hạn bò cấm và toán hạng không thay đổi. Còn ngược lại thì bộ giới hạn sẽ thay thế một giá trò dữ liệu đã tới hạn có độ lớn cực đại và có dấu giống như dấu của thanh ghi tích lũy nguồn. Phép giới hạn được thực hiện trên ngỏ xuất của bộ dữ liệu tương ứng. Giá trò của thanh ghi tích lũy nguồn không thay đổi. Với hai bộ dòch/giới hạn dữ liệu có thể kết hợp lại với nhau để hình thành một giới hạn 48 bit dành cho các toán hạng từ dài(long word).BẢNG GIÁ TRỊ DỮ LIỆU ĐƯC GIỚI HẠNĐích Giá trò giới hạn (hex)Bộ nhớ tham chiếuToán hạng nguồnDấu XDB YDB Loại truy xuấtX X : AX : B+-7FFFFF800000Một từ 24 bit Y Y : AY : B+-7FFFFF800000Một từ 24 bitX và Y X : A Y : AX : A Y : BX : B Y : A X : B Y : B+-+-7FFFFF8000007FFFFF8000007FFFFF8000007FFFFF800000Hai từ 24 bit SVTH:Huỳnh Quốc Trâm 3-15 GVHD:Thầy Lê Tuấn Anh Mô Tả Chức Năng DSP 56002L : ABL : BA+-7FFFFF8000007FFFFF800000L ( X : Y) L : AL : B+-7FFFFF800000FFFFFF000000Một từ dài 48 bit V . ĐƠN VỊ THAO TÁC TRÊN BIT:Đơn vò thao tác trên bit thực hiện các phép toán bit trên toán hạng của bộ nhớ X hay Y. C . BỘ ĐIỀU KHIỂN CHƯƠNG TRÌNH:Bộ điều khiển chương trình là một đơn vò thực thi độc lập cung cấp lưu đồ điều khiển chương trình chuẩn mực như là bộ đếm chương trình, thanh ghi trạng thái và hệ thống stack. Nó còn bao gồm cả OMR , LA và LC sẵn sàng để cung cấp cho lệnh vòng lặp DO, phần cứng của bộ xử lí DSP56002.• Thanh ghi bộ đếm chương trình (PC): Là thanh ghi 16 bit trỏ vò trí bộ nhớ chương trình P của từ lệnh, toán hạng dữ liệu tức thời, toán hạng đòa chỉ tức thời kế tiếp.• Thanh ghi trạng thái (SR): Là thanh ghi 16 bit bao gồm 1 thanh ghi chế độ 8 bit (MR), chiếm 8 bit cao của SR, và thanh ghi mã điều kiện (CCR) chiếm 8 bit thấp của SR. MR chứa thông tin về trạng thái hệ thống của DSP56002. CCR đònh nghóa chế độ hiện hành.• Hệ thống Stack (SS): Là bộ nhớ nội 32*15 tách biệt chứa bộ đếm chương trình (PC ) và thanh ghi trạng thái (SR) cho phép gọi chương trình con, các ngắt dài và chương trình vòng lặp. Ngoài ra còn có thể chứa LA và LC.• Bộ đếm vòng lặp (LC): Là thanh ghi 16 bit xác đònh tần số lặp của lệnh DO hay lệnh REP.• Đòa chỉ vòng lặp (LA): Là thanh ghi 16 bit trỏ đến vò trí cuối của từ lệnh trong vòng lặp DO.• Thanh ghi chế độ xử lí (OMR) : Là thanh ghi 24 bit đònh nghóa chế độ xử lí hiện hành của bộ xử lí DSP56002. Chỉ có 6 bit của OMR được đònh nghóa. Nó đònh nghóa sự khác nhau của các bộ nhớ, và đònh nghóa thủ tục khởi động. MR  CCR LF DM T * S1 S0 I1 I0 S L E U N Z V C Thanh ghi trạng thái (SR)C : carry V : overflow ; cờ báo trànZ : zero N : negativeU : unnormalizedSVTH:Huỳnh Quốc Trâm 3-16 GVHD:Thầy Lê Tuấn Anh Mô Tả Chức Năng DSP 56002E : extensionL : limit S : scalingI1 , I0 : interrupt mask ; mặt nạ ngắt * : reservedT : trace mode DM : double precision multibly modeLF : loop flag ; cờ vòng lặp 23 16 15 0Thanh ghi đòa chỉ vòng lặp (LA) 23 16 15 0Thanh ghi bộ đếm vòng lặp(LC) 23 16 15 0 Thanh ghi bộ đếm chương trình(PC) 23 8 7 6 5 4 3 2 1 0* * SD * MC YD DE MB MATHANH GHI CHẾ ĐỘ XƯÛ LÝ(OMR) BẢNG CÁC BIT CHẾ ĐỘ BỘ NHỚX Y BỘ NHỚ DỮ LIỆU0 0 Cấm các ROM nội và các đòa chỉ của chúng trong phần bộ nhớ ngoài.0 1 Cấm ROM dữ liệu X nội và bộ nhớ ngoài. Cấm ROM và RAM dữ liệu Y nội và bộ nhớ ngoài. SVTH:Huỳnh Quốc Trâm 3-17 ***11531 16 15 0High(SSH)Low(SSL)HỆ THỐNG STACK (SS)UF SE P3 P2 P1 P0CON TRỎ STACK GVHD:Thầy Lê Tuấn Anh Mô Tả Chức Năng DSP 560021 0 Cho phép ROM dữ liệu X và Y.1 1 Cấm ROM và RAM dữ liệu nội và bộ nhớ ngoài. Cho phép ROM dữ liệu X.BẢNG TÓM TẮT CÁC CHẾ ĐỘ XƯÛ LÍ CỦA DSP56002D . ĐƠN VỊ CẤP PHÁT ĐỊA CHỈ:Đơn vò cấp phát đòa chỉ là một đơn vò thực thi độc lập phát ra các đòa chỉ trỏ đến các toán hạng dữ liệu trên bộ nhớ X, Y hay P. Nó cung cấp 14 chế độ đònh đòa chỉ và sử dụng ba loại cấp phát đòa chỉ số học. Các thành phần chính: 24 thanh ghi đòa chỉ 16 bit, 2 ALU đòa chỉ và ba bộ dồn kênh đòa chỉ xuất. Các thanh ghi đòa chỉ : 24 thanh ghi đòa chỉ được chia thành ba tập hợp 8 thanh ghi:SVTH:Huỳnh Quốc Trâm 3-18 Chế độ xử líMC MB MA Mô tả0 0 0 0 Chế độ đơn chip P:RAM được cho phép, reset tại $0000.1 0 0 1 Bootstrap từ EEPROM,thoát chế độ 0.2 0 1 0 Chế độ mở rộng chuẩn P:RAM được cho phép, reset tại $E000.3 0 1 1 Chế độ phát triển P:RAM bò cấm,reset tại $0000.4 1 0 0 Dự trữ cho Bootstrap.5 1 0 1 Bootstrap từ chủ, thoát chế độ 0.6 1 1 0 Bootstrap từ SCI (xung clock ngoài) thoát chế độ 0.7 1 1 1 Dự trữ cho Bootstrap. GVHD:Thầy Lê Tuấn Anh Mô Tả Chức Năng DSP 56002 Thanh ghi đòa chỉ: Rn , n = 0,1, ,7 Thanh ghi offset: Nn , n = 0,1, ,7 Thanh ghi sửa đổi: Mn , n = 0,1, , 7 Mỗi thanh ghi đòa chỉ Rn có một thanh ghi offset Nn và thanh ghi sửa đổi tương ứng, cả ba đều có chung số n. Thanh ghi đòa chỉ Rn được dùng như đòa chỉ con trỏ để đònh vò toán hạng dữ liệu trong bộ nhớ. Thanh ghi offset được dùng để cung cấp một giá trò offset cho thanh ghi cập nhật vò trí offset. Thanh ghi sửa đổi Mn lựa chọn đòa chỉ số học để được thực hiện khi thanh ghi đòa chỉ được cập nhật. ALU đòa chỉ: Hai ALU đòa chỉ thực hiện đòa chỉ số học bởi các chế đònh đòa chỉ của bộ xử lí DSP56002 và các đòa chỉ thay đổi. Đơn vò đòa chỉ số học sử dụng ba loại đòa chỉ số học: tuyến tính, modulo và đảo cờ nhớ. Các thanh ghi sửa đổi đònh nghóa loại đòa chỉ số học được thực hiện. Đòa chỉ tuyến tính được sử dụng cho đònh đòa chỉ loại MPU chuẩn. Đòa chỉ modulo được dùng cho các bộ đệm vòng. Đảo cờ nhớ được dùng trong thuật giải FFT.BẢNG TÓM TẮT MÃ LOẠI ĐỊA CHỈ SƯÛA ĐỔIĐòa chỉ sửa đổi Loại đòa chỉ số học0000 Đảo cờ nhớ (đảo bit)0001 Modulo 20002 Modulo 30003 Modulo 4::7FFE Modulo 327677FFF Modulo 327688000 Dự trữ8001 Nhân Wrap Around Modulo 28002 Dự trữ8003 Nhân Wrap Around Modulo 4: Dự trữ8007 Nhân Wrap Around Modulo 8: Dự trữ800F Nhân Wrap Around Modulo 24: Dự trữ801F Nhân Wrap Around Modulo 25: Dự trữ803F Nhân Wrap Around Modulo 26: Dự trữ807F Nhân Wrap Around Modulo 27SVTH:Huỳnh Quốc Trâm 3-19 GVHD:Thầy Lê Tuấn Anh Mô Tả Chức Năng DSP 56002: Dự trữ80FF Nhân Wrap Around Modulo 28: Dự trữ81FF Nhân Wrap Around Modulo 29: Dự trữ83FF Nhân Wrap Around Modulo 210: Dự trữ87FF Nhân Wrap Around Modulo 211: Dự trữ8FFF Nhân Wrap Around Modulo 212: Dự trữ9FFF Nhân Wrap Around Modulo 213: Dự trữBFFF Nhân Wrap Around Modulo 214: Dự trữ FFFF Tuyến tính (Modulo 215)E . CÁC CHẾ ĐỘ ĐỊNH ĐỊA CHỈ: Các lệnh của bộ xử lí DSP56002 bao gồm một hay nhiều từ lệnh 24 bit: từ toán hạng và từ mở rộng. Từ toán hạng chứa một vùng mã lệnh 8 bit và một vùng dữ liệu 16 bit. Vùng mã lệnh bao gồm mã lệnh với các toán hạng thanh ghi nguồn và đích của nó. Vùng truyền dữ liệu cung cấp hướng truyền và đòa chỉ tác động đối với dữ liệu truyền trên XDB và YDB. Đòa chỉ tác động sẽ xác đònh một thanh ghi đòa chỉ Rn. Các chế độ đònh đòa chỉ xác đònh các toán hạng là thanh ghi hay vò trí bộ nhớ và cung cấp một đòa chỉ xác đònh toán hạng. Các chế độ đònh đòa chỉ có thể được phân nhóm thành ba loại: Thanh ghi trực tiếp, đặc biệt và thanh ghi gián tiếp. Trường hợp đònh đòa chỉ gián tiếp phải có thêm thông tin về đòa chỉ thay đổi (bổ sung) được xác đònh trong thanh ghi sửa đổi. Các thanh ghi gián tiếp hay trực tiếp có các chế độ đònh đòa chỉ tương thích với lệnh từ đơn. Còn các đòa chỉ đặc biệt thì tương thích với lệnh một từ hay hai từ.I .Các chế độ đònh đòa chỉ trực tiếp thanh ghi: Các chế độ đònh đòa chỉ trực tiếp thanh ghi toán hạng là một thanh ghi dữ liệu nhập, thanh ghi đòa chỉ hay thanh ghi điều khiển.II . Các chế độ đònh đòa chỉ đặc biệt: 1./ Chế độ đònh đòa chỉ dữ liệu tức thời: Trỏ đến toán hạng 24 bit đònh vò trong từ mở rộng của lệnh . Ví dụ : MOVE #$818181,A0 ; A = $00 000000 818181 MOVE #$818181,A ; A = $FF 818181 000000 MOVE #$121212,B ; B = $00 121212 000000SVTH:Huỳnh Quốc Trâm 3-20 [...]... chọn bởi thanh ghi điều khiển CRB CRA EQU $FFEC MOVEP # $43 03,X :CRA ;40 Mhz/16=2.5MhzSCLK,WL=16 bit, 4 W/F Ởû chế độ dữ liệu, các lệnh trên của DSP56002 thiết lập CRA cho phép DSP56002 nhận xung clock nối tiếp ngoài và tín hiệu đồng bộ cấu trúc từ CS4215 Trong cả 2 chế độ, hướng truyền trên các chân SCK và SC2 được điều khiển bởi CRB VI THANH GHI ĐIỀU KHIỂN CỔNG SSI “B” (CRB): CRB điều khiển các tính chất... vò trí bộ nhớ là X:$FFED chế độ điều khiển, các lệnh sau đây khởi động CRB theo: Cờ ngõ ra  Bit 4 được đặt để chọn hướng truyền của SC2 là Điều khiển t ( đồng hướng xuấ Nguồn xung Clock trực tiếp bộ cấu trúc nội) Dòch trực tiếp  Bit 5 được đặt để chọn SCK là ngỏ xuất (xung clock gnộidài 0 cả 2 Khung đồn bộ cho Khung đồng bộ dài 1 thanh ghi dòch truyền và nhận) Điều khiển đồng bộ/ không đồng bộ  Bit... gian bộ nhớ bên trong Nếu các điều kiện cho phép bộ xử lý hoạt động tại một tốc độ bộ nhớ thấp, các trạng thái chờ có thể được thêm vào truy xuất bộ nhớ ngoài để giảm năng lượng một cách có ý nghóa khi bộ xử lý truy xuất các bộ nhớ này Bus đòa chỉ 16 bit trong II Giao tiếp cổng A: XA Bộ xử lý DSP56002 có thể truy xuất một hoặc nhiều nguồn bộ nhớ của nó Chọn Bus đòa lệ ngoài (bộ nhớ xử lý X,Y và bộ nhớ... 5 4 3 2 1 1 0 0 C D 0 Nguồn clock truyền Các bit bộ chia clock Nguồn clock nhận Thanh ghi SCCR X:$FFF2 Thanh clock Chia ngõ ra clock III CÁC CHÂN CỔNG SSI CỦA DSP56002:  Truyền dữ liệu nối tiếp (TXD)  Nhận dữ liệu nối tiếp (RXD)  Cấp xung nối tiếp (SCK)  Điều khiển nối tiếp (SC0)  Điều khiển nối tiếp (SC1)  Điều khiển nối tiếp (SC2) PC0 C Ổ N G C PC1 PC2 PC3 PC4 PC5 PC6 PC7 PC8 Chân điều khiển. .. trúc ngoài cho CS4215:  Bit 15 của CRA được xóa (PSR=0) để bỏ qua bộ chia tỉ số cố đònh  Bit 0 và 1 được đặt (PW0=PW1=1) và các bit 2,3 ,4, 5,6,7 được xóa (PW2-PW7=0) để phát ra xung clock nối tiếp bằng 2.5 Mhz (40 Mhz/{2 *4* 2} tại chân SCK  Bit 14 được đặt (WL1=1) và bit 13 (WL0=0) để chọn chiều dài từ là 16 bit  Đặt 2 bit 8, 9 (DC0=DC1=1) và xóa các bit 10, 11, 12 (DC2=DC3=DC4=0)để chọn 4 từ trên một... Ổ N G C PC1 PC2 PC3 PC4 PC5 PC6 PC7 PC8 Lựa chọn hướng truyền X:$FFE3 CC0 CC1 Xuất nhập dữ liệu X:$FFE5 CC0 CC1 CC2 CC3 CC2 CC3 CC4 CC5 CC4 CC5 CC3 CC4 CC5 CC6 CC7 CC6 CC7 CC6 CC7 CC8 CC8 CC8 CÁC GPIO ĐIỀU KHIỂN CỦA CỔNG C Các lệnh sau đây của DSP56002 lập trình các chân PC2 và PC4 của cổng C thành các ngỏ xuất tạm thời và ghi zero vào PCD PCD phát ra tín hiệu RESET~ cho CS4215 và giữ ở mức thấp trong... đa chức năng SC2, SC1 và SC0  Cờ xuất nối tiếp điều khiển bit  Các chân hai chiều SCK,SC2,SC1 và SC0  Các chế độ tính toán  Cho phép truyền và nhận  Cho phép ngắt truyền nhận 23 * Thanh ghi điều khiển Bthống 0 Trong thệ X:$FFED Đọc/viế 9 8 7 6 5 4 3 2 1 0 16 15 14 13 12 11 10 RIE TIE RE TE MOD GCK SYN FSL FSL SHF SCK SCD SCD SCD OF OF 1 0 D D 2 1 0 1 0 DSP, các chân SC1 và SC0 của cổng SSI không... ngỏ vào GPIO và bộ xử lý đọc PBD thì bộ xử lý sẽ ghi nhận mức logic trên chân Nếu bộ xử lý ghi vào PBD thì dữ liệu được chốt ở đó nhưng không xuất hiện trên chân vì lúc này đang ở trạng thái HiZ Nếu một chân được cấu hình như một đầu ra GPIO và bộ xử lý đọc PBD thì ghi nhận nội dung của PBD thay vì mức logic trên chân, cho phép PBD sử dụng như một thanh ghi 16- bit thông thừơng Nếu bộ xử lý ghi vào... Tuấn Anh Mô Tả Chức Năng DSP 56002 bộ cấu trúc ngoài khi ở chế độ dữ liệu, phát ra tín hiệu đồng bộ khi ở chế độ điều khiển và cũng được nối với chân FSYNC của CS4215 IV CHỌN CỔNG SSI: Trong hệ thống DSP, cổng SSI có tác dụng nhận dữ liệu nối tiếp từ 2 bộ ADC và truyền đến 2 bộ DAC Các lệnh sau đây dùng để chọn cổng C ở chế độ SSI bằng cách tác động các bit 8,7,6,5 ,và 3 của thanh ghi PCC PCC EQU $FFE... các bộ nhớ ngoài không được truy xuất 1.2 Bus dữ liệu (D0 – D23): Các chân này cung cấp dữ liệu hai hướng cho các truy xuất bộ nhớ dữ liệu và chương trình ngoài D0 – D23 ở trạng thái tổng trở cao khi tín hiệu cấp bus được khẳng đònh 2 Điều khiển bus cổng A: Các tín hiệu điều khiển bus cổng A cung cấp một phương tiện để kết nối với các chủ bus phụ (có thể là DSP56002 phụ, các bộ xử lí, các bộ điều khiển . 3-13 Bộ Dòch 24 24Tuyến dữ liệu XTuyến dữ liệu Y 24 24X0X1Y0Y1 24 24Dồn kênhThanh ghi tích lũyLàm tròn và đơn vòlogicA(56)B(56)5656 5 6Bộ Dòch/Giới Hạn5656 GVHD:Thầy. ra của bộ dòch dữ liệu chạy qua bộ giới hạn dữ liệu tương ứng, trong đó bộ giới hạn dữ liệu có ngõ ra 24 bit và một ngõ tràn. Các bộ dòch được điều khiển