Bộ điều khiển OnCE và giao tiếp nối tiếp chứa các khối sau: Thanh ghi lệnh OnCE, bộ đếm bit, bộ giải mã OnCE và thanh ghi trạng thái/điều khiển.
1./ Thanh ghi lệnh OnCE (OCR)
OCR là thanh ghi dịch 8 bit thu dữ liệu nối tiếp của nó từ chân DSI. Nó giữ các lệnh 8 bit để được sử dụng như đầu vào đối với bộ giải mã OnCE.
THANH GHI LỆNH OnCE
7 6 5 4 3 2 1 0R/W GO EX RS4 RS3 RS2 RS1 RS0 R/W GO EX RS4 RS3 RS2 RS1 RS0
EX Hoạt động 0 VaÃn giữ chế độ Debug 1 Thoát
R/W Hoạt động
0 Ghi dữ liệu tương ứng với lệnh vào thanh ghi được xác định bởi RS4 – RS0 1 Đọc dữ liệu chứa trong thanh ghi được xác định bởi RS4 – RS0
BẢNG ĐỊNH ĐỊA CHỈ THANH GHI OnCE
SVTH:Huỳnh Quốc Trâm 3-47
GO Hoạt động 0 Không hoạt động 1 Thực thi lệnh trong PIL
THÔNG TIN
HƯỚNG DẪN GÃY VAØ VẾTLOGIC ĐIỂM
BỘ ĐIỀU KHIỂN OnCE KHIỂN OnCE
VAØ GIAOTIẾP NỐI TIẾP TIẾP NỐI TIẾP CÁC THANH GHI
ĐIỂM GÃY VAØ CÁC BỘ SO SÁNH BỘ SO SÁNH PAB FIFO DSCK/OS1 DSI/OC0 DR ~ DSO ~ XAB YAB PAB PLL PDB GDB
RS4 – RS0 LỰA CHỌN THANH GHI 00000 Thanh ghi điều khiển và trạng thái OnCE(OSCR) 00001 Bộ đếm bộ nhớ điểm gãy (OMBC)
00010 Để trống
00011 Bộ đếm vết (OTC) 00100 Để trống
00101 Để trống
00110 Thanh ghi giới hạn trepan bộ nhớ (OMULR) 00111 Thanh ghi giới hạn dưới bộ nhớ (OMLLR) 01000 Thanh ghi GDB (OGDBR)
01001 Thanh ghi PDB (OPDBR)
01010 Thanh ghi PAB cho hồi tiếp (OPABFR) 01011 Thanh ghi PIL (OPILR)
01100 Bộ đếm điểm gãy bộ nhớ xóa (OMBC) 01101 Để trống
01110 Bộ đếm vết xóa (OTC) 01111 Để trống
10000 Để trống
10001 Tuyến địa chỉ chương trình FIFO và bộ đếm tăng một 10010 Để trống
10011 Thanh ghi PAB cho giải mã (OPABDR) 101XX Để trống
11XX0 Để trống 11X0X Để trống 110XX Để trống
11111 Không thanh ghi nào được chọn
2./ Bộ đếm Bit OnCE (OBC):
OBC là bộ đếm 5 bit gắn liền với việc dịch vào và ra các bit dữ liệu. OBC được tăng 1 bởi cạnh xuống của DSCK. OBC được xóa trong suốt thời gian reset cứng và bất kì lúc nào DSP56K chấp nhận vào chế độ gỡ rối. OBC cung cấp 2 tín hiệu đến bộ giải mã OnCE. Một chỉ báo 8 bit đầu tiên được dịch vào (do đó một lệnh mới có thể được sử dụng) và chỉ báo thứ hai báo 24 bit được dịch vào (dữ liệu kết hợp với lệnh đó có thể được sử dụng) hoặc 24 bit được dịch ra (dữ liệu được yêu cầu bởi một lệnh đọc được dịch ra).
3./ Bộ giải mã OnCE (ODEC):
ODEC kiểm soát toàn bộ hoạt động OnCE. Nó thu từ đầu vào lệnh 8 bit từ OCR, hai tín hiệu từ OBC (một chỉ báo rằng 8 bit được thu và một chỉ báo rằng 24 bit được thu) và hai tín hiệu chỉ báo rằng bộ xử lý được tạm dừng. ODEC cung cấp tất cả các hoạt nghiệm được yêu cầu đối với việc đọc và viết
4./ Thanh ghi điều khiển và trạng thái OnCE (OSCR)
Thanh ghi điều khiển và trạng thái là thanh ghi 16 bit được sử dụng để lựa chọn các sự kiện mà sẽ đặt chip vào chế độ gỡ rối và chỉ ra nguyên nhân đối với việc đi vào chế độ gỡ rối. Các bit điều khiển có thể đọc/viết trong khi các bit trạng thái là chỉ đọc.
15 11 10 9 8 7 6 5 4 3 2 1 0* TO MBO SWO * * * TME BC3 BC2 BC1 BC0 * TO MBO SWO * * * TME BC3 BC2 BC1 BC0