Mức độ ưu tiên ngắt đối với mỗi thiết bị ngoại vi trên chip (on-chip) và đối với mỗi nguồn ngắt ngoài có thể được lập trình dưới dạng phần mềm được điều khiển bằng cách ghi vào thanh ghi ưu tiên ngắt (IPR). Các ngắt cấp độ 3 là các ngắt không che, và các cấp độ 0-2 là các ngắt có che.
THANH GHI ƯU TIÊN NGẮT CỦA DSP 56002
HPL0-1 :IPL chủ
IAL0-2 :Yêu cầu ngắt chế độ A IBL0-2 : Yêu cầu ngắt chế độ B
TIL 0-1 :Bộ định thời IPL SCL0-1 :SCI IPL
SSL0-1 :SSI IPL
Các lệnh sau đây của DSP56002 lập trình mức độ ưu tiên ngắt cho thanh ghi IPR thành ngắt mức độ 3 (không có che). Các bit ngắt có che (bit 8 và 9) ở trong thanh ghi chế độ (MR) được xóa.
MOVEP #$3000,X:$IPR ;Thiết lập mức độ ngắt ưu tiên
ANDI #$FC,MR ;Cho phép ngắt
BẢNG CÁC VECTƠ NGẮT
Địa chỉ bắt đầu của ngắt IPL Nguồn ngắt P:$0000 3 Reset phần cứng P:$0002 3 Lỗi Stack P:$0004 3 Thực thi từng lệnh P:$0006 3 SWI P:$0008 0-2 IRQA~ P:$000A 0-2 IRQB~ P:$000C 0-2 SSI nhận dữ liệu
P:$000E 0-2 SSI nhận dữ liệu ngoài trạng thái P:$0010 0-2 SSI truyền dữ liệu
P:$0012 0-2 SSI truyền dữ liệu ngoài trạng thái P:$0014 0-2 SCI nhận dữ liệu
P:$0016 0-2 SCI nhận dữ liệu ngoài trạng thái P:$0018 0-2 SCI truyền dữ liệu
P:$001A 0-2 SCI bỏ qua dòng(idle line) P:$001C 0-2 SCI bộ định thì
P:$001E 3 Ngắt không che (NMI) P:$0020 0-2 Nhận dữ liệu chủ P:$0022 0-2 Truyền dữ liệu chủ P:$0024 0-2 Lệnh chủ(mặc định) P:$0026 0-2 Sẵn sàng cho lệnh chủ P:$0028 P:$003A 0-2 Sẵn sàng cho lệnh chủ P:$003C 0-2 Bộ định thì P:$003E 3 Lệnh không hợp lệ P:$0040 0-2 Sẵn sàng cho lệnh chủ P:$007E 0-2 Sẵn sàng cho lệnh chủ
BẢNG CÁC ƯU TIÊN NGOẠI LỆ CỦA MỨC ĐỘ ƯU TIÊN NGẮT Mức ưu tiên Ngoại lệ
Mức độ 3(không che) Cao nhất Reset phần cứng Lệnh không hợp lệ NMI~ Lỗi stack Thực thi Thấp nhất SWI Mức độ 0,1,2(có che) Cao nhất IRQA~ IRQB~ Ngắt lệnh chủ Ngắt chủ nhận dữ liệu Ngắt chủ truyền dữ liệu Dữ liệu SSI RX ngắt ngoại lệ Dữ liệu SSI RX ngắt
Dữ liệu SSI TX ngắt ngoại lệ Dữ liệu SSI TX ngắt
Dữ liệu SCI RX ngắt ngoại lệ Dữ liệu SCI RX ngắt
Dữ liệu SCI TX ngắt ngoại lệ Dữ liệu SCI TX ngắt
Thấp nhất Ngắt bộ định thì
J.BỘ DAO ĐỘNG XUNG VÒNG GIỮ PHA (PLL) I.Giới thiệu bộ dao động vòng giữ pha: I.Giới thiệu bộ dao động vòng giữ pha:
Các bộ xử lý của họ DSP56002 (ngoại trừ DSP56000 và DSP56001) đều có một bộ dao động vòng giữ pha PLL (phase-locked) ở đơn vị xử lý trung tâm. PLL cho phép bộ xử lý tính toán ở tần số xung clock nội cao trên tần số vào thấp. PLL thực hiện nhân tần số để cho phép bộ xử lý sử dụng hầu như tất cả các hệ thống xung clock ngoài, cũng như cung cấp một xung đồng bộ để đồng bộ hóa xung nội.
II.Các thành phần của PLL:
1./Bộ tác động pha và bộ lọc vòng lặp bơm nạp :
Bộ phát hiện pha (PD) sẽ phát hiện ra bất kỳ pha nào khác với xung ngoài (EXTAL) và pha xung nội từ bộ nhân tần. Tại một điểm nào đó mà sự sai khác pha không đáng kể và tần số của hai ngỏ vào là xác định thì PLL ở trạng thái khóa.
Tần số của chip được tính theo công thức: Fchip=FextDF*MF=FDFvco
DF :hệ số chia được xác định bởi DF3 – DF0 Fchip :tần số hoạt động của chip
Fext :tần số nguồn ngoài đến chân EXTAL Fvco :tần số ngõ ra bộ dao động (adsbygoogle = window.adsbygoogle || []).push({});
MF :hệ số nhân xác định bởi MF11 – MF0
BẢNG CÁC HỆ SỐ NHÂN VAØ CHIA
MF11 - MF0 Hệ số nhân MF $0000 ……… ……… $FFFF 1 ……… ……… 4096 DF3 – DF0 Hệ số chia DF $0 $1 …… …… 20 21 …… ……
SVTH:Huỳnh Quốc Trâm 3-45
Phase Detector (PD) Charge Pump Loop Filter Voltage Controlled Oscillator(VCO) Low Power Devider 20 to 215 Frequency Multiplier Multiplication Factor 1 to 4096
EXTAL DeviderOut
VCO OUT
$F 215
Bộ lọc vòng bơm nạp thu các tín hiệu từ PD và hoặc tăng hoặc giảm pha cơ bản trên các tín hiệu PD: một tụ ngoài được nối đến chân PCAP và xác định hoạt động PLL.
2./Bộ dao động điều khiển điện áp (VCO)
VCO có thể dao động tại các tần số từ tốc độ thấp nhất được chỉ định trong dữ liệu kỹ thuật của thiết bị (điển hình là 10 Mhz) lên đến tần số và xung nhịp cho phép cao nhất của thiết bị.
3./Bộ nhân tần
Bên trong bộ PLL, bộ nhân tần chia tần số ra của VCO bằng hệ số chia của nó. Nếu đầu ra của bộ nhân tần khác với tần số của EXTAL thì bộ lọc vòng bơm nạp phát ra một tín hiệu báo lỗi. Tín hiệu này khiến cho VCO hiệu chỉnh tần số của nó cho đến khi hai tín hiệu của bộ PD có cùng pha và tần số. Tại thời điểm này pha bị khóa nên VCO sẽ chạy ở tần số gấp n lần tần số EXTAL, trong đó n là hệ số của bộ nhân tần có thể lập trình được từ 1-4096.
4./Bộ chia công suất thấp
Bộ chia công suất thấp (LPD) chia tần số của VCO cho bất kỳ giá trị nào từ 2 đến 215. Vì LPD không ở trong vòng kín của PLL, các thay đổi trong hệ số chia không làm mất điều khiển khóa. Vì vậy rất tiện lợi đối với việc tận dụng LPD trong các chế độ tiêu thụ công suất thấp khi chip không được bao hàm trong các tính toán mạnh mẽ. Điều này dẫn đến tiết kiệm công suất một cách đáng kể. Khi chip được yêu cầu thoát khỏi chế độ công suất thấp, nó có thể thực hiện ngay lập tức mà không cần thời gian cho việc lấy lại xung nhịp hoặc trạng thái khóa PLL.
5./Thanh ghi điều khiển PLL (PCTL)
11 10 9 8 7 6 5 4 3 21 0 1 0
MF11 MF10 MF9 MF8 MF7 MF6 MF5 MF4 MF3 MF2 MF1 MF0
23 22 21 20 19 18 17 16 15 14 13 12 * CKOS CSRC COD1 COD0 PEN PSTP XTLD DF3 DF2 DF1 DF0 * CKOS CSRC COD1 COD0 PEN PSTP XTLD DF3 DF2 DF1 DF0
Thanh ghi điều khiển PLL là thanh ghi đọc/ghi 24-bit trực tiếp xử lí trên chip PLL có địa chỉ X:$FFFD. Các bit điều khiển PCTL là:
Các hệ số nhân của PCTL (MF0- MF11): Bit 0-11 Các hệ số chia của PCTL (DF0-DF3): Bit 12-15 Bit không cho phép XTAL PCTL (XTLD): Bit 16 Bit trạng thái xử lý PCTL STOP (PSTP): Bit 17 Bit cho phép PLL PCTL (PEN): Bit 18
Các bit không cho phép đầu ra xung nhịp PCTL (COD1-COD0): Bit 19 và 20.
Bit đặt PCTL: Bit 23
BẢNG QUAN HỆ PSTP VAØ PEN
Các bit Trạng thái xử lý
PSTP PEN PLL Bộ dao động Sự khôi phục Công suất tín hiệu 0 1 1 X 0 1 Cấm Cấm Cho phép Cấm Cấm Cho phép Lâu Nhanh Nhanh Tối thiểu Thấp Cao
K.MÔ PHỎNG TRÊN CHIP (ONCE)I. Giới thiệu: I. Giới thiệu:
Hệ thống mạch mô phỏng trên chip của DSP56K cung cấp một công cụ gỡ rối tinh vi cho phép truy xuất độc lập đơn giản, giá cả vừa phải và tốc độ, đến các thanh ghi và ngoại vi bên trong của bộ xử lý. OnCE đối thoại với các lập trình viên ứng dụng một cách chính xác trạng thái trong các thanh ghi, các vị trí bộ nhớ, các bus và thậm chí 5 lệnh sau cùng đã được thực thi. Các khả năng của OnCE có thể truy xuất thông qua một tập chân chuẩn giống nhau cho toàn bộ các thành viên của họ xử lý DSP56K.
SƠ ĐỒ KHỐI CỦA OnCE
(adsbygoogle = window.adsbygoogle || []).push({});