Chế độ định địa chỉ xuất/nhập ngắn của vi xử lý DSP56002

Giới thiệu

Nó thực hiện như 15 chân xuất nhập đa dụng (GPIO), mỗi chõn đều cú thể được cấu hỡnh như ngừ ra hay nhập được sử dụng để điều khiển thiết bị. Hoặc nó có thể thực hiện như một giao tiếp chủ (HI) hai hướng 8-bit, ở đó nó cung cấp một kết nối tiện lợi đến các bộ xử lý khác.

CẤU HÌNH XUẤT / NHẬP THÔNG THƯỜNG

HI là một cổng song song, bộ đệm kép, độ rộng byte có thể nối trực tiếp đến bus dữ liệu của một bộ xử lý chủ. Bộ xử lý chủ có thể là bất kể loại nào trong số các vi tính chuẩn công nghiệp hoặc vi xử lý, DSP khác hoặc phần cứng DMA vì giao tiếp này trông có vẻ như bộ nhớ tĩnh. HI là bất đồng bộ và bao gồm hai dải thanh ghi - một dải có khả năng truy xuất đến bộ xử lý chủ và dải thứ hai có khả năng truy xuất đến DSP CPU.

Các lệnh tác động địa chỉ bit (BCHG, BCLR, BSET, BTST, JCLR, JSET, JSSET) đơn giản hóa các trình phục vụ xuất nhập.  Aùnh xạ: tám bộ nhớ vị trí liên tục, ngoại vi ánh xạ bộ nhớ với các vi xử lý, các bộ điều khiển DMA. Ngoài ra còn có thanh ghi điều khiển ngắt ICR, thanh ghi trạng thái ISR, vectơ ngắt IVR và ICR.

Không ngắt (hỏi vòng) Yeâu caàu RXDF(ngaét) Yeâu caàu TXDF(ngaét) RXDF và TXDF(ngắt) Chế độ DMA.

BỘ DAO ĐỘNG XUNG VềNG GIỮ PHA (PLL)

PLL thực hiện nhân tần số để cho phép bộ xử lý sử dụng hầu như tất cả các hệ thống xung clock ngoài, cũng như cung cấp một xung đồng bộ để đồng bộ hóa xung nội. Tại một điểm nào đó mà sự sai khác pha không đáng kể và tần số của hai ngỏ vào là xác định thì PLL ở trạng thái khóa. Bộ lọc vòng bơm nạp thu các tín hiệu từ PD và hoặc tăng hoặc giảm pha cơ bản trên các tín hiệu PD: một tụ ngoài được nối đến chân PCAP và xác định hoạt động PLL.

VCO có thể dao động tại các tần số từ tốc độ thấp nhất được chỉ định trong dữ liệu kỹ thuật của thiết bị (điển hình là 10 Mhz) lên đến tần số và xung nhòp cho pheùp cao nhaát cuûa thieát bò. Tại thời điểm này pha bị khóa nên VCO sẽ chạy ở tần số gấp n lần tần số EXTAL, trong đó n là hệ số của bộ nhân tần có thể lập trình được từ 1-4096. Vì vậy rất tiện lợi đối với việc tận dụng LPD trong các chế độ tiêu thụ công suất thấp khi chip không được bao hàm trong các tính toán mạnh mẽ.

Khi chip được yêu cầu thoát khỏi chế độ công suất thấp, nó có thể thực hiện ngay lập tức mà không cần thời gian cho việc lấy lại xung nhịp hoặc trạng thái khóa PLL.

MÔ PHỎNG TRÊN CHIP (ONCE)

Một chỉ báo 8 bit đầu tiên được dịch vào (do đó một lệnh mới có thể được sử dụng) và chỉ báo thứ hai báo 24 bit được dịch vào (dữ liệu kết hợp với lệnh đó có thể được sử dụng) hoặc 24 bit được dịch ra (dữ liệu được yêu cầu bởi một lệnh đọc được dịch ra). Nó thu từ đầu vào lệnh 8 bit từ OCR, hai tín hiệu từ OBC (một chỉ báo rằng 8 bit được thu và một chỉ báo rằng 24 bit được thu) và hai tín hiệu chỉ báo rằng bộ xử lý được tạm dừng. Thanh ghi điều khiển và trạng thái là thanh ghi 16 bit được sử dụng để lựa chọn các sự kiện mà sẽ đặt chip vào chế độ gỡ rối và chỉ ra nguyên nhân đối với việc đi vào chế độ gỡ rối.

(Logic vết OnCE độc lập với phương tiện vết của DSP5600/56001 mà được hoạt động qua các ngắt vết và được khởi động bằng việc đặt bit vết của thanh ghi trạng thái của bộ xử lý). Để khởi động hoạt động chế độ vết, bộ đếm được nạp một giá trị, bộ đếm chương trình được đặt thành vị trí bắt đầu của các lệnh được thực thi thời gian thực, bit TME được đặt trong OSCR và bộ xử lý thoát khỏi chế độ gỡ rối bằng việc thực thi lệnh thích hợp được lấy từ bộ điều khiển lệnh ngoài. Các ngắt có thể phục vụ và tất cả các lệnh được thực thi (bao gồm các phục vụ ngắt nhanh và sự thực thi của mỗi lệnh được lặp đi lặp lại) sẽ giảm một bộ đếm vết.

Tiếp tục việc giảm một bộ đếm vết đến 0, bộ xử lý sẽ vào lại chế độ gỡ rối, bit xảy ra vết TO trong OSCR sẽ được đặt và chân DSO sẽ được bật để chỉ rằng bộ xử lý vừa vào chế độ gỡ rối và đang yêu cầu phục vụ (ISTRACE được coâng boá).

BỘ ĐỊNH THỜI VÀ ĐẾM SỰ KIỆN CỦA DSP56002

•Bit chuyển đổi INV: ảnh hưởng cực tính của tín hiệu bên ngoài vào TIO và cực tính xung được tạo ra trên chân ra TIO. Trong suốt chu kỳ xung nhịp sau điểm mà ở đó bộ đếm đạt giá trị không, bit TS được đặt và bộ Timer cung cấp một ngắt. Bộ đếm được nạp lại giá trị chứa trong TCR và toàn bộ quá trình được lập lại cho đến khi bộ Timer khoâng cho pheùp (TE=0).

Trong suốt chu kỳ xung nhịp sau điểm mà ở đó bộ đếm đạt giá trị 0, bit TS trong TCSR được đặt và nếu TIE được đặt, một ngắt được cấp. Bộ đếm được nạp lại giá trị chứa trong TCR và toàn bộ quá trình được lặp lại cho đến khi bộ Timer không được phép (TE=0). Với bộ Timer được cho phép (TE=1), bộ đếm được điều khiển bằng một xung nhịp lấy từ xung nhịp bên trong DSP chia cho (CLK/2).

Khi cạnh đầu tiên của cực tính dương xuất hiện trên TIO bộ đếm dừng bit TS trong TCSR được đặt và nếu TIE được đặt một ngắt cấp phát.