Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống
1
/ 51 trang
THÔNG TIN TÀI LIỆU
Thông tin cơ bản
Định dạng
Số trang
51
Dung lượng
1,65 MB
Nội dung
1 Ch6 Analog 1 ch 6. analog interfacing In this Chapter: Analog Signal Interface Overview Analog Electronics - Conditioner Digital to Analog Converters Analog to Digital Converters DAS - SCADA - DCS/QCS Ch6 Analog 2 6.1. analog signal interface overview: Là hàm của 1 (hoặc nhiều) biến độc lập, đại lợng vật lý theo thời gian: nh tiếng nói, nhiệt độ . theo thời gian: A=f(t,h) Xuất hiện liên tục trong khoảng thời gian t 0 -t 1 Giá trị biến thiên liên tục trong khoảng biên độ từ A 0 đến A 1 ,có thể đa trị. 2 Ch6 Analog 3 6.1. analog signal interface overview: Trong thực tế: Rời rạc hóa Trong Máy tính số, thông tin thu về : Rời rạc về thời gian Rời rạc về giá trị => để máy tính thu thập, cần phải 'rời rạc hóa' các tín hiệu về thời gian và giá trị, dùng thiếtbị chuyển đổi ADC tạo ra các tín hiệu số, để: Xử lý, cất vào kho số liệu Truyền gửi đi xa Tái tạo lại hay tổng hợp tín hiệu: dùng thiếtbị DAC tạo lại các tín hiệu analog. Ch6 Analog 4 Hình 6.02a. Mô hình ghépnối tín hiệu analog 3 Ch6 Analog 5 H×nh 6.02-b. M« h×nh HÖ §o l−êng - §iÒu khiÓn sè Ch6 Analog 6 • Process: – Là các quá trình công nghệ như: dây chuyền xeo giấy; phối-trộn-nghiền-nung clinker => sản xuất cement; dây chuyền luyện-nung-cán thép, sản xuất-trộn phân bón NPK, các nhà máy phát điện . •Sensors: –Là vật liệu/thiết bị dùng để chuyển đổi các đại lượng vật lý không điện từ thế giới thực (T, RH, p, L, v, a, F, pH, ) thành tín hiệu điện (u, i, R, f) –Vật liệu: do đặc tính tự nhiên của vật chất – ví dụ RTD Pt100, cặp nhiệt điện, piazo (titanate-bary), tenzometric –Thiết bị: có sự gia công/chế tác – ví dụ LM135 precision temperature sensor, bán dẫn • Conditioners: – Vì tín hiệu từ sensors thường rất nhỏ, có thể có nhiễu và phi tuyến => có mạch điện tử analog để xử lý tín hiệu: khuếch đại, lọc nhiễu, bù phi tuyến . cho phù hợp. 4 Ch6 Analog 7 • MUX: analog multiplexer – bộ dồn kênh – Inputs: n bit chọn kênh, có 2 n kênh số đo analog, đánh số từ 0 2 n -1; – Output: 1 kênh chung thông với 1 trong số 2 n inputs và duy nhất; –Như vậy chỉ cần 01 hệ VXL/MT và 01 ADC vẫn thu thập được nhiều điểm đo công nghệ •Trích mẫu và giữ -Sample & Hold: – Dùng để trích mẫu của t/h khi có xung sample (100s ns vài us) và giữ nguyên giá trị của t/h trong khoảng thời gian lâu hơn để ADC chuyển đổi được ổn định; –Chỉ dùng trong các trường hợp tín hiệu biến thiên nhanh tương đối so với thời gian c/đ của ADC; – Nâng cao độ chính xác và tần số của th. Ch6 Analog 8 • ADC: analog to digital convertor: –Rời rạc hóa t/h về thời gian và số hóa t/h – lượng tử hóa – Có nhiều phương pháp/tốc độ/địa chỉ ứng dụng của chuyển đổi • Central system: hệ nhúng/MT: – CPU, mem, bus, IO port, có thể kết nối với CSDL, net; – thu thập và xử lý số đo. • DAC: digital to analog convertor –Biến đổi tín hiệu số => liên tục về tg nhưng vẫn rời rạc về gt; –Nhiều loại: số bit/1 hay 2 dấu/tốc độ . 5 Ch6 Analog 9 •Mạch điện tử analog: – Có nhiều kiểu chức năng tùy thuộc ứng dụng: •Lọc – tái tạo, tổng hợp âm thanh; •Khuếch đại để đến các cơ cấu chấp hành; • Cách ly quang học đề ghépnối với các thiếtbị công suất lớn (motor, breaker, .) • Actuators: các cơ cấu chấp hành – Là 1 lớp các thiếtbị để tác đọng động trở lại dây chuyền công nghệ; –Cơ học: motor (3 phase Sync/Async, single phase, dc, step) như robot, printer’s motor, FDC/HDC motors . – Điều khiển dòng năng lượng điện: SCR (thyristor), Triac, Power MOSFET, IGBT . – Điều khiển dòng chất lỏng/khí/gas: valves (percentage, ON/OFF valves) Ch6 Analog 10 H. 6.2c. Mô hình hệ DCS 6 Ch6 Analog 11 H. 5.02d. Mô hình hệ SCADA Ch6 Analog 12 6.2. analog electronics: chuÈn hãa tÝn hiÖu • Operational Amplifiers - OpAmps - KhuÕch ®¹i thuËt to¸n ®Ó t¹o c¸c bé conditioners – chuÈn hãa tÝn hiÖu • Analog Switches & Analog Multiplexers • Reference Voltage Sourcers - nguån ¸p chuÈn • Sample & Hold - trÝch mÉu vµ gi÷ • Converssion Errors - Sai sè chuyÓn ®æi • . 7 Ch6 Analog 13 6.2. analog electronics: 6.2.1. Opamp Là vi mạch khuếch đại, nối galvanic, xử lý th từ 0Hz. Tín hiệu gồm: 2 chân tín hiệu Inv. Inp và Non Inv. Input Chân Output Nguồn cấp: +Vcc, -Vcc( Gnd) Chỉnh Offset. Có thể có thêm chân nối tụ bù tần số H603. Operational Amplifier (OpAmp) Ch6 Analog 14 6.2.1. opamp: đặc điểm opamp Xử lý tín hiệu dc (0 Hz up) Hệ số khuếch đại lớn, từ kilo . Mega . and even more . (GBW - Gain - band width Product, unit @ MHz) Trở vào lớn vài k đến 10 12 , trở ra nhỏ, 10s đến 100s, tốt cho các mạch ghépnối analog, phối hợp trở kháng. Hình 6.04. Thiếtbị 2 cửa 8 Ch6 Analog 15 6.2.1. opamp: đặc điểm opamp Nguồn cấp dải rộng, 1 hoặc 2 dấu: 3Vdc to 18Vdc Khuếch Vi sai (Differential Amplifier), loại trừ nhiễu tốt => CMRR (Common Mode Rejection Ratio - hệ số khử nhiễu đồng pha lớn) up to 120dB Band width/ Slew rate: Băng thông/ Tốc độ tăng điện áp tối đa phía Output khi cửa vào có bớc nhảy đơn vị U Offset : Khi cửa vào =0 mà cửa ra khác 0. Điện áp trôi theo thời gian và nhiệt độ => chỉnh Uoffset/ bias current ICs: Linear Monolithic: àA741 (Fair Child), LMx24s .(NS) Linear FET: TL 081/ 082/ 084 (TI), LF356/357/347 (NS) Linear Hybrid: LH0024/ 0032 (NS-Hi Slewrate) Instrumentation OpAmp: LM725/ LH0036/ 0038/ 0084 (NS) Ch6 Analog 16 Hình 6.05a. Analog Comparator, dùng trong ADC 9 Ch6 Analog 17 H×nh 6.05b. Ch6 Analog 18 H×nh 6.05c 10 Ch6 Analog 19 H×nh 6.05d Ch6 Analog 20 H×nh 6.05e [...] .. . U(in) thay cho UREF Ch6 Analog 49 6. 3 DAC - Digital to Analog Convertors 6. 3 .2 Nguyờn lý cu trỳc v Hot ng (hỡnh 6. 1 5) Hỡnh 6. 1 5 Nguyờn lý DAC Ch6 Analog 50 25 6. 3 DAC - Digital to Analog Convertors 6. 3 .3 R-2R Ladder DAC: Xem hỡnh 6. 1 6 L phng phỏp dựng li in tr R-2R chia cõy nh phõn dũng in n gin, chớnh xỏc cao, nhanh R Trờn th trng dựng phng phỏp ny Ch6 Analog 51 Hỡnh 6. 1 6 R-2R ladder DAC with .. . Analog 65 If t1>t2 then t:= Round((t1-t2)/ 1.1 9) Else t:=Round((t1 +65 5 36- t2)/ 1.1 9); Writeln(t); {Nu t=1001 => fclock = 1.1 9MHz; t=2002 => fclock = 2.3 8MHz } How do delay 15às? surpose that fCLOCK= 2.3 863 6MHz, ( from ((1 4.3 1818/3)/2) => 1 count # 0.4 19 às => 15às # 36 counts - rounded STEP LIST: 1 Cm ngt, tt 2 Get t1, 3 Repeat get t2 Until t2 < = t1- 36 4 Stop 5 Cho phộp ngt Ch6 Analog 66 33 6. 3 .5 THAM .. . mch ng h o dũng, ỏp xoay chiu: Vi iu khin ATmega32, EPROM v DAC1210 Ch6 Analog 62 31 Hỡnh 6. 1 9 Mt s dng súng iu ch Ch6 Analog 63 PH LC: Application Hint How to delay @ us: PIT 8254 (Programmable Interval Timer) 3 T/Cs TC0 dựng Sys Timer: 1 8.2 Hz Cỏc b m v timer l 16 bit, count down Input Clock: 1 4.3 1818MHz/3 = 4,77MHz 4.7 7MHz/4 [2] = 1.1 9[ 2.3 8MHz] T/C0: mode0, divisor 65 5 36 => 55ms phỏt 1 xung => IRQ 0.. . : 109s/s ICs: CD 4052/ 53, LF11331 Ch6 Analog Hình 6. 0 6 Symbol of Analog SPDT switch 33 6. 2 .2 analog switch & multiplexer: b Multiplexers Hình 6. 0 7 Functional Block Diagram Analog MUX Ch6 Analog 34 17 6. 2 .2 analog switch & multiplexer: b.MUX 2n switches nối chung 1 cực n bit chọn kênh => 2n kênh, 1 trong số 2n kênh đợc chọn trong 1 thời điểm Chức năng MUX và DeMUX Có tín hiệu Inhibit - cấm tất .. . H 6. 0 5f: Differential apmlifier Ch6 Analog 21 Hình 6. 0 5-g Instrumentation Ampl Ch6 Analog 22 11 Hình 6. 0 5-h, dùng trong các ADC tích phân 2 sờn dốc, có thời gian CĐ chậm, độ phân ly, CX cao, rẻ Ch6 Analog 23 Hình 6. 0 5-j, Active filter, fc mà tại đó biên độ tín hiệu giảm 0.7 07 2nd order, -40dB/dec, biên độ th giảm 100 lần khi tần số tăng 10 lần Ch6 Analog 24 12 Hình 6. 0 5-k, giống nh low .. . chuyển đổi A/D và nâng cao tần số tín hiệu Thời gian trích mẫu: vài chục ns đến vài às Tụ giữ (Chold): dùng tụ có dòng rò rất nhỏ Tốc độ sụt áp: mV/s, tuỳ thuộc tụ Ch6 Analog Guard Ring: kỹ thuật chế tạo mạch giảm thiểu dòng37 rò Hình 6. 0 8 Symbolic Sample & Hold ICs: LF189s (NS); AD585 (Analog Device Inc.) Ch6 Analog 38 19 Ch6 Analog 39 Hình 6. 0 9 Biểu đồ chuyển đổi tín hiệu w/o [w] S&H Ch6 Analog 4 0.. . UOUT = ((2n-1)/2n) UREF = (255/2 56) UREF (TVDN) = 1 0.2 0V, Full Scale Output Voltage = 0 1 0.2 0 Volt Ch6 Analog 56 28 Vớ d 1: vi UOUT=0 10,20V, to /ỏp 9,23V: Vỡ chuyn i l tuyn tớnh, in ỏp ny bng bao nhiờu ln /ỏp ULSB,, vi Ampl l bin kiu byte Ampl := Round( 9.2 3/ 0.0 4); {= 230,75 lm trũn = 231} Port[dac]:=231; {in ỏp bng? 9,24V} Vớ d 2: to 5,26V Port[dac]:= Round( 5.2 6/ 0.0 4); {131,5 => 132} Chỳ ý: v .. . cú th l (***) LPT, mode 0, nu ghộp ni vi PC hoc ISA bus PPI 8255 (h 5.3 ) hoc b cht 8 bit cú gii mó a ch (h. 5.2 a) hoc Vi iu khin ó cú latched outport Options: built in latched DAC: DAC0832, l DAC0808 + latch => ghộp trc tip vi data bus; DAC1210 12 bit, ghộp vi bus 8/ 16 bit bus interface directly Theo hỡnh 6. 1 7, nu R1=R2=(R3+RPOT) thỡ tha CT * Ch6 Analog 53 ======================================== =.. . THAM KHO: (y/c bỡnh thng /v CQ) Tra cu cỏc vi mch DAC: (pdf files v AN) www.national.com/product/interface/ad-da DAC0808 - single pole, 8 bit, 100ns DAC0800 - signed voltage output, 8 bit, 100ns DAC0832 - latched 8 bit dac - bus interface directly, DAC1210 - latched 12 bit dac 8/ 16 bit bus interface directly, 200ns Ch6 Analog 67 6. 3 .6 Bi tp: phỏt hm vi cỏc to dac 8bit/12bit/du: + Squarewave :.. . du v khụng o du: vi ln n 10 ln), nu cn hs k tng ln thỡ dựng nhiu tng => n nh v d dng kim soỏt Mch khuch i vi sai, H 6. 0 5f, t 10 dm chc ln Mch k o lng (instrument) dm chc- trm ln, H 6. 0 5g, tng Vo Vi sai Ra Vi sai: 30 100 ln, tng Vo Vi sai Ra n cc: 10 n 30 Lu ý: chn HSK cng ln: Bng thụng gim by nhiờu ln in tr vo gim by nhiờu ln n nh ca mch gim: trụi zero theo thi gian, nhit Ch6 Analog 28 14 Mt . trong ADC 9 Ch6 Analog 17 H×nh 6. 05b. Ch6 Analog 18 H×nh 6. 05c 10 Ch6 Analog 19 H×nh 6. 05d Ch6 Analog 20 H×nh 6. 05e 11 Ch6 Analog 21 H 6. 05f: Differential. Trở vào lớn vài k đến 10 12 , trở ra nhỏ, 10s đến 100s, tốt cho các mạch ghép nối analog, phối hợp trở kháng. Hình 6. 04. Thiết bị 2 cửa 8 Ch6 Analog 15 6. 2.1.
6.1.
analog signal interface overview: (Trang 2)
Hình 6.02a.
Mô hình ghép nối tín hiệu analog (Trang 2)
Hình 6.02
b. Mô hình Hệ Đo l−ờn g- Điều khiển số (Trang 3)
6.2.
analog electronics: 6.2.1. Opamp (Trang 7)
Hình 6.04.
Thiết bị 2 cửa (Trang 7)
Hình 6.05a.
Analog Comparator, dùng trong ADC (Trang 8)
6.2.1.
opamp: đặc điểm opamp (Trang 8)
Hình 6.05c
(Trang 9)
Hình 6.05e
(Trang 10)
Hình 6.05d
(Trang 10)
6.05f
Differential apmlifier (Trang 11)
Hình 6.05
g. Instrumentation Ampl (Trang 11)
Hình 6.05
h, dùng trong các ADC tích phân 2 s−ờn dốc, có thời gian CĐ chậm, độ phân ly, CX cao, rẻ (Trang 12)
Hình 6.05
j, Active filter, (Trang 12)
Hình 6.05
l. Mạch lặp lại tín hiệu (Follower), (Trang 13)
Hình 6.05
k, giống nh− low pass (Trang 13)
s
ố kđ được chọn tựy thuộc cỏc mạch: (Trang 14)
Hình 6.05
n. i/U Converter - ghép nối dac out (Trang 14)
Hình 6.07.
Functional Block Diagram Analog MUX (Trang 17)
Hình 6.06.
Symbol of Analog SPDT switch (Trang 17)
6.2.4.
Sample & Hold (trích mẫu & giữ) (Trang 19)
Hình 6.09.
Biểu đồ chuyển đổi tín hiệu w/o [w] S&H (Trang 20)
Hình 6.10.
Tính tần số hình sin với DAC 574 Case study: u(t)= 5+5*sin(ωt+ψ ) (V). ADC 12bit, 35 à s converssion time, U(ref) = 10,24V (Trang 21)
h6
Analog Hình 6.21. Interfacing to the IC L- 7135 ADC 87 (Trang 44)