1 P&I Ch3: Methodes 1 Ch. 3. c¸c ph−¬ng ph¸p trao ®æi th«ng tin • Polling - Th¨m dß • Interrupt - ng¾t & • DMA - truy nhËp trùc tiÕp mem - IO P&I Ch3: Methodes 2 3.1. Phương pháp thăm dò (polling) • K/n Polling: Dùng phần mềm để kiểm tra các cờ trạng thái @ IO Ports => quyết định trao đổi số liệu hay không. • Nhanh, đơn giản, thường dùng trong các hệ nhỏ hoặc đơn nhiệm - ít thiết bị IO, • Tốt cho việc thử nghiệm, • Dùng với các thiết bị ngoại vi tần suất truy nhập thấp, tốc độ chậm, ví dụ các kênh đo nhiệt độ, • Không phù hợp với ‘đa nhi ệm’, đặc biệt trong máy tính 2 P&I Ch3: Methodes 3 Ví dụ về PP polling •Cổng Comm (RS232) của máy tính PC: – Thanh ghi Line Status Register có các bit: • b0 – Char received, đã thu xong 1 char, • b1 – Overrun Error, char bị xóa đè • b3 – Parity Error • b4 – Framing Error • B5 – TxHR Empty, thanh ghi phát rỗng, gửi tiếp • B6 – Char transmitted – Polling: thu - kiểm tra b0, phát kiểm tra – b5 P&I Ch3: Methodes 4 Một l−u ®å : Polling Device #1 Y Request ? N Device #2 Y Request ? N Device #n Y Request ? N Device #1 Service Routine Device #2 Service Routine Device #n Service Routine Quit H×nh 3.1. L−u ®å ph−¬ng ph¸p IO interface polling 3 P&I Ch3: Methodes 5 3.2. Ph−¬ng ph¸p ng¾t (Interrupt) • Kh¸i niÖm, • Ph©n lo¹i vµ • ‘Case studies’ P&I Ch3: Methodes 6 • Là sự dừng thực hiện CTC để thực hiện ctc, thường là do TBNV yêu cầu thông qua port. • Khi CPU đang thực hiện CTC, đến dòng lệnh thứ n, ngẫu nhiên, ngoại vi thứ i xin phục vụ bằng cách phát ra tín hiệu IRQ(i) (Interrupt Request) đến CPU. Nói chung, CPU sẽ ngừng xử lý CTC và cất ngữ cảnh (flags và địa chỉ của lệnh tiếp theo) vào Stack Mem, rồi tìm địa chỉ của ctc phục vụ ngắt tương ứng (Interrupt Service Routine - ISR) để thực hiện. • Sau khi thực hiện xong ISR, gặp lệnh iret (reti .), CPU khôi phục lại ngữ cảnh (từ Stack Mem) của CTC và tiếp tục thực hiện. 3.2. Phương pháp ngắt (Interrupt): 3.2.1. Khái niệm H×nh 3.2. K/n ng¾t 4 P&I Ch3: Methodes 7 • Đặc điểm: – Là phương pháp vào/ra kết hợp tín hiệu và phần mềm, để thực hiện đa nhiệm. – Đối tượng bị ngắt: CTC bị dừng xử lý để thực hiện ctc. – Là chế độ hoạt động riêng cho các Vi xử lý/ máy tính ON-LINE, – Nguồn ngắt: chủ yếu từ ngoại vi thông qua IO ports, CPU (exceptions, internal), – Xảy ra ngẫu nhiên, – Nhiều IOs • => Tranh chấp => Phải giải quyết ưu tiên ngắt. 3.2. Phương pháp ngắt (Interrupt): 3.2.1. Khái niệm: P&I Ch3: Methodes 8 • Ưu tiên ngắt - Interrupt Priority: - T/bị ưu tiên cao có thể dừng ISR của t/bị ưu tiên thấp - Hệ lớn, nhiều IOs thường dùng PIC (Intel PIC8259A) - Chỉ số ưu tiên do nhà sx qui định cho các t/bị ngoại vi, cố định, mức 0 là cao nhất. Theo hình 3.2: Level (j) > Level(i), i>j. • Ưu tiên phân định do các tín hiệu ngắt trong CPU (Intel 8085: INTR, 5.5, 6.5, 7.5 và TRAP), • Z80 CPU & others: ưu tiên theo kiểu Daisy Chain 3.2. Ph−¬ng ph¸p ng¾t (Interrupt): 3.2.1. Kh¸i niÖm 5 P&I Ch3: Methodes 9 a. Software Interrupt: • Là việc gọi 1 ctc (Subroutine) được xây dựng riêng mà ctc này còn có thể được gọi bởi thiết bị ngoại vi. • Các lệnh gọi như INT n; (Intel x86) hay SWI n; (Moto). • Tuy nhiên, việc thực hiện lệnh ngắt mềm giống như gọi thủ tục, và đôi khi được hiểu là TRAP, • Ngắt mềm không phải là ngắt 3.2. Interrupt: 3.2.2. ph©n lo¹i: Gåm: Hardware, software, internal, exception, NMI . P&I Ch3: Methodes 10 • Do Ports phát tín hiệu NMI/ IRQ đến CPU. • Chia thành 2 loại: Maskable & Non Maskable 9 Maskable Interrupt: là các ngắt thông thường, có thể cấm (disable) bởi lệnh CLI hay cho phép (enable) bởi lệnh STI (Intel vs Moto!). Các ngắt sẽ bị cấm (tại CPU) - IF disabled: sau khi CPU reset, trước đó đã có IRQ khác, sau khi th/h lệnh CLI. 9Non Maskable Interrupt, NMI là ngắt có mức ưu tiên cao nhất, thường cho các việc: mất điện, sai số liệu (DRAM parity) . PC hiện nay, thường không dùng NMI. 3.2. Interrupt: 3.2.2. ph©n lo¹i: b. Hardware: 6 P&I Ch3: Methodes 11 Trong mt s CPU, by/ x lý cỏc s kin trong khi thc hin, nh Intel x86: - Divide by zero: tng ng thc hin lnh, Int 0, - Trap - Single Step: thc hin tng lnh, debugger, Int 1, dựng cựng vi Trap Flag (Trace). - Break Point: to im dng, debugger, Int 3, - Overflow: (trn s nguyờn), Int 4 - . 3.2. Interrupt: 3.2.2. phân loại: c. Internal: P&I Ch3: Methodes 12 Là vấn đề hay điều kiện để CPU dừng công việc đang t/h, tìm địa chỉ và thực hiện 1 ctc, đợc thiết kế để xử lý sự kiện này. Exception giống Interrupt, thực hiện lệnh riêng. Trong PC, Exp khác Intr qua 2 điểm: - Liên quan tới việc thực hiện chơng trình, -Có u tiên cao để dừng ch/tr (Apple Macintosh Computers): các Error, thay đổi điều kiện, kể cả ngắt, đợc CPU phát hiện trong khi chơng trình đang hoạt động. 3.2. Interrupt: 3.2.2. phân loại: c. Exceptions: 7 P&I Ch3: Methodes 13 a. Intel 8x51 Micro Controllers: Họ Intel 8x51 có 6 nguồn ngắt: 02 Ext. Interrupts: Int0 và Int1, 03 Timer Interrupts: Timer 0, 1, 2 và 01 Serial port Interrupt (phát/thu char). ứng với các ngắt này, có các địa chỉ đầu cho ISR tơng ứng tại trang zero @ Prog. Memory: 0003, 000Bh, 0013h, 001Bh, 0023h và 002Bh. Tại các địa chỉ này thờng đặt lệnh LJMP nnnn và đợc đặt lệnh RETI nếu không có ISR. 3.2. Interrupt: 3.2.3. Case study: tổ chức ngắt của các hệ VXL/Máy tính P&I Ch3: Methodes 14 b. Z80 system: Z80-CPU, 3 modes ngắt: Các lệnh ReStart (nh Intel 8085), NMI và Daisy Chain. Kiểu Daisy Chain: Ghép nối với các Z80-Ports: Z80-PIO, Z80-SIO, Z80-CTC . IRQs từ các ports là Open Drain, Khi CPU: M1 & IO Request => INTA đến port1, Nếu Port1 Resq, sẽ phát m Addr lên data bus, nếu không Chuyển INTA đến Port 2 . Ưu tiên cố định/ jumper. 3.2. Interrupt: 3.2.3. Case study: ngắt các hệ VXL/Máy tính 8 P&I Ch3: Methodes 15 c. x86 & PC interrupt : Real & Protected modes REAL MODE: Bảng vector ngắt IVT - Interrupt Vector Table: 1 st kilo byte (RAM) bảng vector ngắt 1 KB = 256 elements of 4 bytes Chứa địa chỉ đầu của ISR tơng ứng CS:IP. Khi khởi tạo, BIOS nạp vào IVT đcđ của các ISR ứng với IO. Đổi vector ngắt: đổi nội dung các vector này Các ngắt cứng, NMI và Internal đều tơng ứng với 1 lệnh ngắt mềm có cùng vector type, tức có vector trong bảng IVT. 3.2. Interrupt: 3.2.3. Case study: ngắt các hệ VXL/Máy tính P&I Ch3: Methodes 16 3.2. Interrupt: 3.2.3. Case study: x86 & pc IVT 9 P&I Ch3: Methodes 17 Software Interrupt: lệnh Int n, n=0 FFh, n - vector type Mô tả lệnh: Trớc khi thực hiện lệnh, phải có chtr khởi tạo ngắt (Intr house-keeping): định vị ISR và đổi vector ngắt, Khi gặp lệnh Int n, CPU sẽ cất 6 byte Flag Reg, CS và IP vào Stack mem, (n x 4) là địa chỉ IVT, đọc 4 byte nạp vào IP và CS tơng ứng => ISR bắt đầu đợc thực hiện. Khi gặp lệnh IRET, CPU khôi phục lại từ Stack Mem IP, CS và Flag Reg (LIFO!). 3.2. Interrupt: 3.2.3. Case study: x86 & pc, int n instruction P&I Ch3: Methodes 18 Hardware Interrupt, irq: IRQ trong PC: dùng 2 PICs - Priority Interrupt Controller PIC 8259A Master PIC (địa chỉ: 20h, 21h, IO Space), IRQ0 IRQ7 => Int 8 Int 0Fh Slave PIC (đa chỉ: 0a0h, 0a1h) = IRQ8 IRQ15 => => Int 70h Int 77h 3.2. Interrupt: 3.2.3. Case study: x86 & pc, Hardware Int 10 P&I Ch3: Methodes 19 3.2. Interrupt: 3.2.3. Case study: x86 & pc, Hardware Int PCI bus dùng chung 1 IRQ P&I Ch3: Methodes 20 8 Channel (8 I/O ports) Ưu tiên cố định, vòng, vòng định trớc Nối tầng với Slave PIC(s), mở rộng thêm IOs Nhiều chế độ hoạt động - ICWs & OCWs Dùng với nhiều hệ VXL của Intel, IBM-PC . Tham khảo VXL của MTV 3.2. Interrupt: 3.2.3. Case study: x86 & pc, Hardware Int Priority Interrupt Controller Intel 8259A [...] .. . (Addr Enable) P&I Ch3: Methodes 38 19 3. 3 direct memory access - dma 3. 3 .3 PCs dma: Case study - Sơ đồ khối: IOR P&I Ch3: Methodes 39 3. 3 direct memory access dma 3. 3 .3 PCs dma: Case study Mô tả HĐ: DMA Housekeeping khởi tạo trớc khi hoạt động DMAC as Passive Device: Addr lines (DMAC & Page Reg) input/ Hi-Z Init: 8bit(Master:0 1F)/ 16bit (Slave:0C0 0DFh) Channel (i): DRQi và -DACKi trên ISA bus .. . hardware [burst mode] => nhanh, 2-5 MBps ISA bus (max 33 MBps, MCA/EISA bus) Chuyển block/ Single byte (FDC) IO port Mem, Mem Mem (ít) Specified Block/ IO Requirement Stealing cycle (DRAM controller Intel 8208) P&I Ch3: Methodes 35 3. 3 direct memory access dma 3. 3 .1 Khái niệm dma: P&I Ch3: Methodes 36 18 3. 3 direct memory access - dma 3. 3 .2 dmac 8 237 a, Intel : MTV 4 Channel of 8/16 bit IOR-MEMW & MEMR-IOW .. . Attribute Int/ trap cho phộp chuyn n ISR trong current task P&I Ch3: Methodes 33 3. 2 Interrupt: 3. 2 .3 Case study: x86 & pc, Int instruction CLI STI LIDT EA SIDT EA INT n IRET INT O HLT WAIT P&I ; Load IDT t Effct Addr ; ( INT 4) ; Wait for Ext IRQ or Reset ; Wait for -Busy => inactive Ch3: Methodes 34 17 3. 3 direct memory access - dma 3. 3 .1 khái niệm: Controlled by DMAC, bus master (phát địa chỉ, th điều .. . iret ; Return fron Intr P&I Ch3: Methodes 31 3. 2 Interrupt: 3. 2 .3 Case study: x86 & pc, Hardware Int d Xây dựng PC ISR: - NN cao Pascal/C: Pointers (for Old Vector) và procedure có chỉ dẫn Interrupt Chú ý cần có thêm các lệnh STI và CLI hoặc inline m máy FAh và FBh (En/Dis) - MASM và OS: thay vector ngắt trực tiếp, lệnh mov các con trỏ vào IVT; int 21h subfunctions: 25h và 35 h của DOS - Case Study: Xây .. . ngắt cứng để ghép nối ngoại vi: IRQ1 (Any key), IRQ4: CommPort, IRQ5 (Option) hoặc IRQ7 (LPT1, Falling Edge of -ACK), cảnh báo virus - Thờng trú ngắt thời gian Int 1Ch thuộc Int 8 ISR, Timer P&I Ch3: Methodes 32 16 3. 2 Interrupt: 3. 2 .3 Case study: x86 & pc, Hardware Int 80x86 Interrupt in Protected Mode: Int Descriptor Table (IDT) cú th nh v bt k vựng nh no V trớ v kớch thc trong bng IDTR: 32 bit addr .. . block (kết thúc bởi t/h TC) / IO Requirement (EoP) Nối tầng để mở rộng số kênh DMA P&I Ch3: Methodes 37 3. 3 direct memory access - dma 3. 3 .3 PCs dma: DMAC#1: 8 bit Channels, 64KB max, 0h-0fh addr Ch0 - DRAM Refresh, Spare Ch1 - SDLC, LPTs EPP/ECP/IEEE1284 mode Alt., Spare Ch2 - FDC, single byte mode Ch3 - LPTs EPP/ECP/IEEE1284 mode, Ir port (IEEE 80 2.1 1b), Spare DMAC #2: 16 bit Channels, 64KW max ,.. . cho phép ngắt P&I Ch3: Methodes 28 14 P&I Ch3: Methodes 29 3. 2 Interrupt: 3. 2 .3 Case study: x86 & pc, Hardware Int Hoạt động: 1 2 3 4 5 6 P&I Khi trao đổi số liệu: Ngoại vi với IO port IO port phát tín hiệu IRQ(i) tới PIC 8259A, Nếu đợc, PIC phát tín hiệu INT => CPU CPU thực hiện nốt lệnh hiện tại CPU cất ngữ cảnh của main prog vào stack mem T/h #1 INTA bus cycle => Prioritizing, thiết lập u tiên .. . page reg t/ứng Addr từ Ch0 (hex): 87, 83, 81, 82, 88, 89, 8A, IO space Low Addr => BaseAddrRegi, (TechHelp 6.0 ) Kích thớc mảng: BaseCounteri Single byte/ block Specificed block/ IO Port Requirement Burst mode: SRAM và counter- địa chỉ, DACKi P&I Ch3: Methodes 40 20 3. 3 direct memory access dma 3. 3 .3 PCs dma: Case study:IOR-MEMW bus cycle Bắt đầu t/h DMA, ngoại vi chuyển data => IO Port IO Port phát .. . cỏc ng dng cn c nhp thi gian ny thc hin cỏc tỏc v chu k 55ms, c to t: 1 4 .3 1818 MHz /3 = 4.7 7MHz 4.7 7 MHz/4 = 1.1 9 MHz, qua PIT8254, f = 1.1 9MHz/65 536 = 1 8.2 Hz T=55ms (Channel 0 ca PIT8254, divisor=65 536 ) IRQ1: Key board Port Interrupt: khi cú ngi dựng bm phớm P&I Ch3: Methodes 21 IRQ2: Ni sang Slave PIC, m rng cỏc thit b ngoi vi IRQ8: Real time Clock RTC, (Motorola MC146818 hoc Dallas 12C887) c .. . next DMA bus cycle Mỗi chu kỳ bus, chuyển đợc 1 byte hoặc 1 từ P&I Ch3: Methodes 41 Bài tập chơng 3: Xây dựng ứng dụng ngắt: bàn phím, LPT, Comm hoặc mạch ghép nối Xây dựng sơ đồ ghép nối và lập trình cho DMAC các kênh 8 và 16 bit cho máy tính PC để gửi số liệu ra hoặc nhận số liệu vào Channel, Mode, Block BTCT: DMA 16bit! P&I Ch3: Methodes 42 21 . P&I Ch3: Methodes 36 3. 3. direct memory access – dma 3. 3.1. Kh¸i niÖm dma: 19 P&I Ch3: Methodes 37 3. 3. direct memory access - dma 3. 3.2. dmac 8 237 a,. => inactive 3. 2. Interrupt: 3. 2 .3. Case study: x86 & pc, Int. instruction 18 P&I Ch3: Methodes 35 3. 3. direct memory access - dma 3. 3.1. kh¸i niÖm: