1. Trang chủ
  2. » Kỹ Thuật - Công Nghệ

Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf

58 503 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 58
Dung lượng 2,26 MB

Nội dung

1 P&I Ch5-Digi In/Out 1 ch 5. digital interface • GhÐp nèi hÖ trung t©m víi ThiÕt bÞ ngo¹i vi qua c¸c tÝn hiÖu logic 1/0 • pARALLEL iN/OUT – poRTS: principle, pPI, Centronics/LPT – PCMCIA, Dual ported Ram. – INTERCACing to devices: Key pad, LED, text panel, encoder, STEP motor, . – hI-pOWER INTERFACE: relay, scr, triac, power mosfet, igbt . • sERIAL in/OUT: Sync, async, – RS-232, RS-485, RS-422 – modem . P&I Ch5-Digi In/Out 2 5.1. parallel interface: 5.1.1. nGuyªn lý • In/Out nhiÒu bit ®ång thêi, nhanh, gÇn a. A Port Line (Ù1bit port): – Output Port: Latched Output (chèt ra), D_Flip-Flops – Unlatched Input, h×nh 5.1. single IO line/pin 2 P&I Ch5-Digi In/Out 3 • D Flip-Flop (D trigger): – Là 1 trong những phần tử cơ bản của hệ dãy, – D – data, lưu giữ 1 bit số liệu. – 4/6/8 D flip-flop => tạo ra 4/6/8 bit register, nhiều registers đóng trong 1 chip là SRAM. P&I Ch5-Digi In/Out 4 – Output: •Q -ứng với giá trị data input vào thời điểm có clock •/Q – đảo của Q. – Input: • Data bit: 1 hoặc 0 • Clock, thường là sườn lên, ghi nhận giá trị của data lưu lại cho đến khi có bit số liệu khác ghi đè lên. •[Có thể có] clear – xóa; Preset – đặt trước – Có 2 loại: Transparent (HC373) Master- Slave (HC374) 3 P&I Ch5-Digi In/Out 5 H. 501 b, c MOSFET (Metal Oxide Semiconductor Field Effect Transistor) P&I Ch5-Digi In/Out 6 • Write pin: bit 0 or 1, clock = ↑ – Write bit 0: D flip-flop => Q = 0; -Q = 1 => gate = 1 => R(ds) MOSFET = ON => pin = 0 – Write bit 1 D flip-flop => Q = 1; -Q = 0 => gate = 0 => R(ds) MOSFET = OFF => pin = 1 • Read pin: (Input line– out “1” firstly)- ReadPin = 0 (!) => open 3 state lower buffer => 1/0 from pin => data bus (i) • ReadLatch (Reading bit out previously) : -ReadLatch = 0 (!) => open 3 state higher buffer => 1/0 from pin => data bus (i) 4 P&I Ch5-Digi In/Out 7 5.1. parallel interface: 5.1.1. nGuyªn lý b. Simple In-Out Ports: • Cæng ra ®¬n gi¶n cã chèt (latched output port, based on 74 HC 374/HC373/HC273/HC574 ., 8 bit Register), (fig. 5.2) • Cæng vµo ®¬n gi¶n kh«ng chèt (unlatched input port, based on 3 state buffer - 74HC244) • Cæng vµo cã chèt (Latched Input Port), chó ý status flag P&I Ch5-Digi In/Out 8 5.1. parallel interface: 5.1.1. nGuyªn lý Ứng dụng: ghép nối DAC, LED display… 5 P&I Ch5-Digi In/Out 9 Port[Parallel_Out]:= solieu; LÖnh Pascal • Out Port: 74 HC 374: • CPU ph¸t ®Þa chØ ra IO space => cã t/h -IO CS • Ph¸t data vµ -IOW => cã t/h Clock = ↑ (Rising Edge) => data ®−îc chèt vµo HC374 • Ng/vi => OutControl = 0 => open 3 state output P&I Ch5-Digi In/Out 10 Hình 5.2c. Unlatched Input Port Hình 5.2d. Latched Input Port Unlatched Inport & latched Inport 6 P&I Ch5-Digi In/Out 11 5.1. parallel interface: 5.1.1. nGuyên lý c. Port song song có tín hiệu bắt tay/ trạng thái (outport): Gửi 1 packet ra ngoại vi, cần đồng bộ giữa 2 phía Peripheral chỉ đọc bộ đệm cổng khi có số liệu (cờ IBF thiết lập, 1) CS chỉ gửi số liệu ra tiếp theo khi byte/char trớc đã đợc đọc bởi Peripheral (OBE - Output Buffer Empty, xóa, 0) Chú ý Time-Out-Error. CPU gửi 1 character, set -OBE =1 (Out. Buf Empty) Per: If IBF= 1 then đọc char (In. Buffer Full) Bài tập: Lập trình (C/ Pascal/Asm) cho sơ đồ sau để gửi 1 packet n byte - Chú ý Timeout Error P&I Ch5-Digi In/Out 12 OBE IRQ 7 P&I Ch5-Digi In/Out 13 5.1. parallel interface: 5.1.2. Programmable ports • Ports: • Intel PPI 8255 (Programmable Peripheral Interface) • Motorola PIA 6821 (Progr. Interface Adaptor) • Z80 PIO (Parallel In/Out) . • Flexible Specifics: • 2 4 In/ Out Ports, single line direction define (PIA/ PIO) • Mode: IN/OUT w [w/o] handshake, bus trans-ceiver • Control/ status/ HSK: Edge (↑, ↓) or Level (hi, lo) • Case study 1: PPI 8255: Tù ®äc 4 ports: PA, PB, PCH & PCL, 24 IO lines 3 modes M0, M1 & M2, (PA & PB, PC as HSK signals) §¬n gi¶n vµ hiÖu qu¶ • Case Study 2: Interface ISA bus – PPI 8255, (Fig. 5.3a) P&I Ch5-Digi In/Out 14 H×nh 5.3a. GhÐp nèi PPI 8255 víi PC qua ISA bus Addr: 300h-303h, Mode 0 all, PA & PC In, PB Out 8 P&I Ch5-Digi In/Out 15 5.1. parallel interface: 5.1.3. centronics port Centronics Computer Inc. so called LPT; 2 LPT ports (available) in PC Modes: SPP, EPP, ECP & IEEE 1284 (EPP+ECP) IRQ (7/ 5) & DRQ (1/ 3 - 8 bit channels) support for many applications of Interface: Printer Local Area Network - LAN Ext. HDD, SemiDisk, Test Digital In/Out, ADC, DAC in many application interfaces PC remote control (TV, Multi media, shut down .) Programmers (All 11P2) np chip chuyờn dựng Others P&I Ch5-Digi In/Out 16 Mode 0: Simple Parallel Port - SPP (Normal mode, OUTput only) 50 100kB/s, cable 10' max - 25/36 lines - Ground twisted pair, Base Addr: 378h - LPT1 & 278h - LPT2 Data Out port, Addr. X78h - I/O space, TTL 0 5V, Open Coll. Buffered - 8 bit latched out, back read-latch LPT: send control & printed characters to Printer Control Out Port: X7Ah, TTL (x=3/2) 4 bit latched out, back read-latch, dùng software. Đối với các thiết bị, 4 tín hiệu này đợc set (1) reset (0) bằng phần mềm thuần túy. LPT: /Strobe (b0), AutoFeed (b1), /Init (b2), SLCT(b3) IRQ_EN (b4), not outlet Status In, X79h, Unlatched, TTL (0 5V): Printer status 5 bit: b3 b7: Err, SLCT_IN, PE, -Ack, Busy 5.1. parallel interface: 5.1.3. centronics port 9 P&I Ch5-Digi In/Out 17 5.1. parallel interface: 5.1.3. centronics port P&I Ch5-Digi In/Out 18 Các hoạt động của LPT Port • Data port: – Outport: gửi 1 byte ra cổng data • Mov dx, 378h • Mov al, solieu • Out dx, al – Inport: đọc 1 byte data gửi ra trước đó • Mov dx, data_port ; địa chỉ 378h • In al, dx • Control Outport, chỉ dùng 4 bit b0 b3 –Gửi 4 bit ra: • Mov dx, 37Ah 10 P&I Ch5-Digi In/Out 19 • Mov al, control •Out dx,al – Đọc 4 bit gửi ra trước đó: • Mov dx, control_port • In al, dx • Status Port: Chỉ đọc trạng thái, unlatched, dùng 5 bit cao, b3 b7 • Mov dx, Status_port • In al, dx. • Các thử nghiệm: – Digital In: đếm khoảng thời gian, – Digtal Out: điều khiển logic đa điểm liên động, – Ghép nối DAC để tạo tín hiệu, ADC để đo lường P&I Ch5-Digi In/Out 20 5.1. parallel interface: 5.1.3. centronics port • Enable Int Req: mov dx, 37Ah; LPT 1 control in al, dx or al, 0001 0000b out dx, al ; PASCAL: Port[BA+2]:=Port[BA+2] or $10; {set bit 4 only} • Disable: Port[BA+2]:=Port[BA+2] and $EF; {Reset bit 4 only} [...] .. . hoặc vi sai (truyền xa) hoặc (byte, BCD, GrayCode formatted), Manufacturers: Tamagawa Seiki, Epson, HewlettPackard P&I Ch5-Digi In/Out 55 5. 1 parallel interface: 5. 1 .8 encoder P&I Ch5-Digi In/Out 56 28 5. 1 parallel interface: 5. 1 .8 encoder P&I Ch5-Digi In/Out 57 5. 1 Parallel interface: 5. 1 .9 Step motor Hình 5. 1 2a Step Motor P&I Ch5-Digi In/Out 58 29 P&I Ch5-Digi In/Out 59 5. 1 parallel interface: 5. 1 . 9.. . Addr, data, R/W E = 1 Ch5-Digi In/Out 53 5. 1 parallel interface: 5. 1 .8 encoder P&I Ch5-Digi In/Out 54 27 5. 1 parallel interface: 5. 1 .8 encoder Dùng để ghép nối đo lờng dịch chuyển cơ học: chiều dài, vận tốc (cđ thẳng quay), gia tốc, định vị, robot Công nghệ vật liệu từ - nam châm vĩnh cửu hoặc quang - hồng ngoại/ laser, hi resolution ADC Độ phân ly cao: dảI rộng: 256 upto 50 0 kc/t (counts/turn) ,.. . WR, CS) trạng thái Các tín hiệu HSK/Arbitor Hãng: Integrated Device Technology Inc & Others; chip IDT 7707, 32Kbyte DPR dụ ứng dụng: Ghi 32 kênh điện thoại/fax đồng thời 25 P&I Ch5-Digi In/Out Hình 5. 5 b Dual ported Static RAM P&I Ch5-Digi In/Out 26 13 5. 1 parallel interface: 5. 1 .5 PCmcia/PC Card personal computer memory card international Association, Ver 2.1 ; pc card standard ( 5. 0 ) 199 6.. . State Relay : hình 5. 1 3b: Điều khiển công suất vô cấp Dễ gây nhiễu cho lới điện, phải có Line Filter Điều khiển thiết bị một chiều (dc): Hình 5. 1 4 Thyristor (SCR - Silicon Controlled Rectifier) P&I Ch5-Digi In/Out 68 34 Hình 5. 1 3 P&I P&I Hi Power ac Load Interface: điều chỉnh đóng cắt (a) vô cấp (b) Ch5-Digi In/Out Ch5-Digi In/Out hình 5. 1 3a Thyristor (SCR) 69 70 35 Hình 5. 1 3b Sơ đồ chỉnh lu .. . chức/ công ty: >50 0 members PC card device - credit card size adaptor: nhỏ, dễ mang, hot plugability, tin cậy khi môi trờng thay đổi, 68 pin connector Devices: Flash, SRAM, modem, LAN (wire & wireless), disk, audio w DSP, GPS 16 bit data path (PCMCIA 2.1 / PC Card Standard 5. 0 ) 3.3 and/or 5 V Dùng với nhiều loại bus P&I Ch5-Digi In/Out 27 P&I Ch5-Digi In/Out 28 14 5. 1 parallel interface: 5. 1 .5 PCmcia Kiến .. . Ch5-Digi In/Out 30 15 5. 1 Parallel interface: 5. 1 .6 LED Interface a Khỏi nim: LED? Light Emitting Diode Color: Red, Green, Yellow, Amber, R+G Infra Red, UV LASER: Light Amplification by Stimulated Emission of Radiation Blue, Cyan Symbol & characteristics P&I Ch5-Digi In/Out Hình 5. 7 a LED 31 5. 1 Parallel interface: 5. 1 .6 LED Interface Package and Applications: Single point, status of devices .. . motor is given a step command P&I Ch5-Digi In/Out 67 5. 1 parallel interface: 5. 1 .9 hi power interface Là các mạch ghép nối máy tính/ VXL với các thiết bị có điện thế cao/ dòng điện lớn nh lò nung [sấy] điện trở, lò cao tần, motor (ac dc) công suất lớn, èn, motor Điều khiển thiết bị điện xoay chiều (ac) có cách ly: Relay, hình 5. 1 3a: Dùng Relay để cách ly [và relay trung gian], Điều khiển công .. . delay(1 1 .5 ); 3 turnoff row[n]: disable LS138(s); 4 Inc (n) ; If n = 8 then n=0; 5 Goto(2) Smooth left/ right shifting? Color: 4/ 16M color P&I LED duty cycle ! độ rỗng Ch5-Digi In/Out thời gian P&I Ch5-Digi In/Out Tiếng Vi t? mỵ ổ 43 44 22 P&I Ch5-Digi In/Out F 5. x LED module 32x16x4 color, CED- 05 45 P&I Ch5-Digi In/Out 46 23 P&I F5.x Electronics Graphics LED Board Ch5-Digi In/Out 47 192x128x4Color x 50 Hz .. . ghép công suất: theo chỉ dẫn dòng P&I Ch5-Digi In/Out 60 30 Hình 5. 1 2b Symbolic Diagram for Step Motor, Giant Magnetic Resistance Material P&I Ch5-Digi In/Out 61 Hình 5. 1 2c 1 sơ đồ điều khiển Step Motor 4 cuộn dây Ch5-Digi In/Out 62 P&I 31 Hình 5. 1 2d Các sơ đồ nối dây cho step motor P&I Ch5-Digi In/Out 63 Hình 5. 1 2e Sơ đồ điều khiển cầu motor 2 cuộn dây P&I Ch5-Digi In/Out 64 32 STEP ANGLE: Step angles .. . lập với phần cứng: Socket service: Device driver - system manufacturer Card service: Device driver (chơng trình điều khiển) Operating System Vendor Client Drivers/ Client Enablers, Device Driver tạo các y/c tới hệ thống: do hãng chế tạo Card cấp Enablers/ Point Enablers: Driver chuyên để thông tin trực tiếp Host Adaptor P&I Ch5-Digi In/Out 29 5. 1 parallel interface: 5. 1 .5 PCmcia PC Card Standard - . status flag P&I Ch5-Digi In/Out 8 5. 1. parallel interface: 5. 1.1. nGuyªn lý Ứng dụng: ghép nối DAC, LED display… 5 P&I Ch5-Digi In/Out 9 Port[Parallel_Out]:=. Case Study 2: Interface ISA bus – PPI 8 255 , (Fig. 5. 3a) P&I Ch5-Digi In/Out 14 H×nh 5. 3a. GhÐp nèi PPI 8 255 víi PC qua ISA bus Addr: 300h-303h, Mode

Ngày đăng: 23/12/2013, 16:15

HÌNH ẢNH LIÊN QUAN

Hình 5.3a. Ghép nối PPI 8255 với PC qua ISA bus - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
Hình 5.3a. Ghép nối PPI 8255 với PC qua ISA bus (Trang 7)
Hình 5.5b. Dual ported Static RAM - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
Hình 5.5b. Dual ported Static RAM (Trang 13)
• Tra bảng => đ iện ỏp thuận U, từ 1.6 đến 3.4V (đồ - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
ra bảng => đ iện ỏp thuận U, từ 1.6 đến 3.4V (đồ (Trang 17)
• Tra bảng =>dũng đ iện thuận I, từ 10 đến 20mA (đồ thị A, hỡnh 5.7b); - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
ra bảng =>dũng đ iện thuận I, từ 10 đến 20mA (đồ thị A, hỡnh 5.7b); (Trang 17)
Hình 5.7d. Sơ đồ 2 loại LED 7 segmentb. Ghộp nối 7 segment LEDs: Mầ u gỡ? Kớch thước? CA/CC b - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
Hình 5.7d. Sơ đồ 2 loại LED 7 segmentb. Ghộp nối 7 segment LEDs: Mầ u gỡ? Kớch thước? CA/CC b (Trang 19)
Hình 5.10b. Cấu trúc của Graphics LCD Panel - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
Hình 5.10b. Cấu trúc của Graphics LCD Panel (Trang 25)
Hình 5.10a. Text LCD Pannel - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
Hình 5.10a. Text LCD Pannel (Trang 25)
Hình 5.12a. Step Motor - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
Hình 5.12a. Step Motor (Trang 29)
Hình 5.12b. Symbolic Diagram for Step Motor, Giant Magnetic Resistance Material - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
Hình 5.12b. Symbolic Diagram for Step Motor, Giant Magnetic Resistance Material (Trang 31)
Hình 5.12e. Sơ đồ điều khiển cầu motor 2 cuộn dây - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
Hình 5.12e. Sơ đồ điều khiển cầu motor 2 cuộn dây (Trang 32)
• Relay, hình 5.13a: - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
elay hình 5.13a: (Trang 34)
Hình 5.13. Hi Power ac Load Interface: điều chỉnh đóng - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
Hình 5.13. Hi Power ac Load Interface: điều chỉnh đóng (Trang 35)
Hình 5.13c. Chỉnh l−u cầu 1 phase và 3 phase (6 tia) - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
Hình 5.13c. Chỉnh l−u cầu 1 phase và 3 phase (6 tia) (Trang 36)
Hình 5.14. Điều chỉnh công suất vô cấp dc dùng VXL, có phản hồi (feedback).                                          - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
Hình 5.14. Điều chỉnh công suất vô cấp dc dùng VXL, có phản hồi (feedback). (Trang 37)
• Mô hình: Hình 5.20. - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
h ình: Hình 5.20 (Trang 38)
Hình 5.15. Hi-Power Interface: Power MOSFET (a) và IGBT (Insulated Gate Bipolar Transistor) - kiểu switching - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
Hình 5.15. Hi-Power Interface: Power MOSFET (a) và IGBT (Insulated Gate Bipolar Transistor) - kiểu switching (Trang 38)
• ASK: Amplitude Shift Keying, Hình 5.21a. - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
mplitude Shift Keying, Hình 5.21a (Trang 41)
• FSK: Frequency Shift Keying, Hình 5.21b. - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
requency Shift Keying, Hình 5.21b (Trang 41)
• Hình 5.21c. PSK: Phase Shift Keying - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
Hình 5.21c. PSK: Phase Shift Keying (Trang 42)
5.2.2.2. mô hình và các tín hiệu: - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
5.2.2.2. mô hình và các tín hiệu: (Trang 45)
P&I Hình 5.25. MAXIM 232 IC Ch5-Digi In/Out 93 - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
amp ;I Hình 5.25. MAXIM 232 IC Ch5-Digi In/Out 93 (Trang 47)
• Thủ tục thu 1 packet đ−ợc mô tả Hình 5.26: - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
h ủ tục thu 1 packet đ−ợc mô tả Hình 5.26: (Trang 51)
Hình 5.26. L−u đồ Thu 1 packet qua Comm Por t- Polling - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
Hình 5.26. L−u đồ Thu 1 packet qua Comm Por t- Polling (Trang 52)
Hình 5.27. Block diagram of Hayes Compatible Data-Fax Modem - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
Hình 5.27. Block diagram of Hayes Compatible Data-Fax Modem (Trang 55)
• Theo hình 5.7, xây dựng mạch ghép nố in CA-LEDs and/or keypad + ch−ơng trình điều khiển, với hệ Vi xử lý bất kỳ. - Tài liệu Thiết bị ngoại vi và ghép nối . chương 5 pdf
heo hình 5.7, xây dựng mạch ghép nố in CA-LEDs and/or keypad + ch−ơng trình điều khiển, với hệ Vi xử lý bất kỳ (Trang 58)

TỪ KHÓA LIÊN QUAN