Thông tin tài liệu
BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI - Bùi Thị Quyên HOÀN THIỆN VĂN HỐ CƠNG SỞ TẠI CƠ QUAN BẢO HIỂM XÃ HỘI THÀNH PHỐ THÁI NGUYÊN Chuyên ngành : Quản trị kinh doanh LUẬN VĂN THẠC SĨ KHOA HỌC NGƯỜI HƯỚNG DẪN KHOA HỌC: TS Nguyễn văn Trung Hà Nội - Năm 2013 BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI - PHẠM VĂN HÀ THIẾT KẾ VÀ TRIỂN KHAI BỘ SIGMA-DELTA ADC ỨNG DỤNG TRONG TẠO TÍN HIỆU ĐỘ CHÍNH XÁC CAO TRÊN NỀN FPGA LUẬN VĂN THẠC SĨ KỸ THUẬT Chuyên ngành: Kỹ thuật Điện tử NGƯỜI HƯỚNG DẪN KHOA HỌC: TS PHẠM NGỌC NAM Hà Nội - Năm 2013 MỤC LỤC LỜI CAM ĐOAN iii DANH MỤC CÁC HÌNH VẼ iv DANH SÁCH CÁC BẢNG BIỂU .vi MỞ ĐẦU .1 Chương Tổng quan biến đổi tương tự - số 1.1 Giới thiệu chung chuyển đổi tương tự - số [2] 1.2 Các phương pháp biến đổi tương tự – số (ADC) [2] 1.2.1 Phương pháp song song 1.2.2 Phương pháp song song cải biến 1.2.3 Phương pháp trọng số 1.2.4 Phương pháp số 1.2.5 Bộ biến đổi tương tư số Delta-Sigma 16 1.3 Các tham số biến đổi ADC [2] 17 1.3.1 Các tham số chung 17 1.3.2 Các tham số tĩnh 17 1.3.3 Các tham số động 20 Chương Bộ điều chế Sigma - Delta 23 2.1 Giới thiệu tổng quan điều chế Sigma-Delta [8] 23 2.2 Nhiễu lượng tử [6], [8] 23 2.3 Bộ ADC siêu lấy mẫu điều chế Sigma-Delta [8] 26 2.4 Bộ biến đổi Sigma-Delta miền thời gian rời rạc thời gian liên tục [6] 28 2.5 Bộđiều chế Sigma-Delta thông thấp miền thời gian rời rạc [5], [6] 29 i 2.6 Bộ điều chế Sigma-Delta thông dải miền thời gian rời rạc [5], [6] 32 2.7 Thiết kế triển khai điều chế Sigma-Delta ADC thông dải miền thời gian liên tục [5], [6] 35 Chương Thiết kế chuyển đổi tương tự số Sigma - Delta 38 3.1 Giới thiệu chung Sigma-Delta ADC thiết kế 38 3.2 Các đặc tính phản ứng điều chế 40 3.2.1 Lựa chọn hệ số hệ số tỷ lệ dải động 40 3.2.2 Các phản ứng điều chế 41 3.3 Các đặc tính khơng lý tưởng điều chế 43 3.3.1 Hệ số tăng ích hữu hạn khuếch đai thuật toán(Finite Opamp Gain) ……………………………………………………………………… 43 3.3.2 Độ rộng băng thơng khuếch đại thuật tốn 44 3.3.3 Giới hạn tốc độ thay đổi (slew rate limitations) 45 3.3.4 Nhiễu tương tự 46 3.4 Bộ lọc thập phân [1], [3] 47 3.5 Kết luận 49 3.6 Hướng phát triển đề tài 50 TÀI LIỆU THAM KHẢO 52 PHỤ LỤC 53 ii LỜI CAM ĐOAN Trước hết, xin gửi lời cảm ơn chân thành tới tập thể thầy cô Viện Điện tử viễn thông, trường Đại học Bách Khoa Hà Nội tạo môi trường tốt để học tập nghiên cứu Tôi xin cảm ơn thầy cô Viện Đào tạo sau đại học quan tâm đến khóa học này, tạo điều kiện cho học viên có điều kiện thuận lợi để học tập nghiên cứu Và đặc biệt Tôi xin gửi lời cảm ơn sâu sắc đến thầy giáo PGS.TS Phạm Ngọc Nam, tận tình bảo, hướng dẫn sửa chữa cho nội dung luận văn Tôi xin cam đoan nội dung luận văn hoàn toàn tơi tìm hiểu, nghiên cứu viết Tất tơi thực cẩn thận có định hướng sửa chữa giáo viên hướng dẫn Tôi xin chịu trách nhiệm với nội dung luận văn Tác giả Phạm Văn Hà iii DANH MỤC CÁC HÌNH VẼ Hình 1.1: Sơ đồ khối biến đổi tương tự-số ADC Hình 1.2: Đồ thị thời gian điện áp vào điện áp mạch lấy mẫu Hình 1.3: Bộ biến đổi A/D làm việc theo phương pháp song song Hình1.4: Bộ biến đổi A/D thực theo phương pháp song song cải biến Hình 1.5: Bộ biến đổi A/D làm việc theo phương pháp trọng số Hình 1.6: Bộ biến đổi A/D theo phương pháp bù 10 Hình 1.7: Bộ biến đổi A/D làm việc theo phương pháp cưa 11 Hình 1.8: Bộ biến đổi A/D thực phương pháp tích phân kép 13 Hình 1.9: Đường thời gian điện áp khỏi tích phânđối với điện áp khác 13 Hình 1.10: Phương pháp tích phân kép có hiệu chỉnh tự động khơng 15 Hình 1.11: ADC SD — Bộ chuyển đổi Sigma - Delta dùng so sánh 1-bit để định giá trị tín hiệu 16 Hình 1.12: Sai số dịch chuyển đổi tương tự số 18 Hình 1.13: Sai số khuếch đai chuyển đổi ADC 18 Hình 1.14: Sai số phi tuyến vi phân ADC 12bit 19 Hình 1.15: Ví dụ INL độ lệch so với đường nội suy lý tưởng 20 Hình 1.16: Tỷ số tín hiệu nhiễu nhiều giá trị biên độ đầu vào ADC 12bit có tần số lấy mẫu 50MHz 21 Hình 1.17: Tỷ số tín hiệu nhiễu biến dạng ADC 12bit có tần số lấy mẫu 50Mhz 22 Hình 2.1: Ví dụ đường đặc tính lượng tử hóa biểu diễn hệ số tuyến tính G lỗi e 24 Hình 2.2: Mật độ phổ công suất nhiễu lượng tử với tần số Nyquist tần số siêu lấy mẫu 26 Hình 2.3: Sơ đồ khối điều chế Sigma-Delta 27 Hình 2.4: Tuyến tính hóa lượng tử hóa 27 Hình 2.5: Sơ đồ khối điều chế thời gian rời rạc thời gian liên tục 29 Hình 2.6: Sơ đồ khối Sigma-Delta bậc 29 Hình 2.7: Tuyến tính hóa điều chế Sigma-Delta bậc 29 Hình 2.8: Phổ độ lớn hàm truyền đạt nhiễu điều chế bậc 30 iv Hình 2.9: Phổ nhiễu lượng tử (a) trước tạo hình nhiễu (b) sau trình tạo hình nhiễu 31 Hình 2.10: Sơ đồ khối điều chế Sigma-Delta bậc hai (second-order) thơng dải 32 Hình 2.11: Sơ đồ điểm cực-không (a) điều chế Delta-Sigma thông thấp, (b) điều chế Sigma-Delta thông dải 33 Hình 2.12: Phổ cường độ hàm truyền đạt nhiễu second-order thông dải-đơn vị dB 33 Hình 2.13: phổ nhiễu lượng tử (a) trước trình tạo hình nhiễu điều chế SigmaDelta thơng dải (b) sau q trình tạo hình nhiễu điều chế Sigma-Delta thông dải 34 Hình 2.14: Sơ đồ khối điều chế Sigma Delta ADC hoạt động miền thời gian liên tục 35 Hình 3.1: Mơ hình hóa chuyển đổi thiết kế 39 Hình 3.2: Sơ đồ khối triển khai điều chế cấu trúc CIFF 39 Hình 3.3: Hàm truyền đạt tín hiệu truyền đạt nhiễu điều chế lý tưởng 42 Hình 3.4: Sơ đồ điểm cực –không điều chế 42 Hình 3.5: Nhiễu dải điểu chế Sigma-Delta 42 Hình 3.6: Hàm NTF sau trình tạo hình nhiễu 42 Hình 3.7: SQNR biên độ tín hiệu đầu vào 42 Hình 3.8: Biên độ đầu vi phân trước (màu xanh) sau (màu đen) trình tỷ lệ dải động 42 Hình 3.9: Ảnh hưởng hệ số khuếch đại hữu hạn khuếch đại thuật tốn băng tần tín hiệu 43 Hình 3.10: Ảnh hưởng băng tần hữu hạn phổ tín hiệu điều chế 45 Hình 3.11: Ảnh hưởng tốc độ thay đổi hiệu điều chế 46 Hình 3.12: Ảnh hưởng nhiễu tương tự dải tín hiệu 47 Hình 3.9: Bộ lọc giảm tần số lẫy mẫu 47 Hình 3.10: Bộ lọc sinc cấu trúc Hogeauner 48 Hình 3.11: Phổ tín hiệu tín hiệu điều chế sau q trình giảm tần số lấy mẫu 49 Hình 3.12: Kết mơ đầu khối điều chế miền thời gian 49 Hình 3.13: Kết mơ với System Vision 51 v DANH SÁCH CÁC BẢNG BIỂU Bảng 1.1: Sự biến đổi trạng thái biến đổi A/D song song tuỳ thuộc vào điện áp lối vào Bảng 3.1: Tham số yêu cầu Sigma-Delta 38 Bảng 3.2: Các hệ số điều chế 40 Bảng 3.3: Các tham số lọc thập phân 48 Bảng 3.4:Kết hiệu chuyển đổi tương tự-số Sigma-Delta 50 vi Thiết kế triển khai Sigma-Delta ADC ứng dụng tạo tín hiệu độ xác cao tảng FPGA MỞ ĐẦU Trong năm qua, kỹ thuật xử lý thông tin phát triển mạnh Hệ thống truyền tin tổ chức theo lớp chức năng: định dạng mã hoá nguồn tin, điều chế, mã hoá kênh, ghép kênh đa truy nhập, trải phổ tần số, mật mã hoá đồng Hiện nay, mạch số, chuyển mạch, hệ thống truyền dẫn, thiết bị lưu trữ lĩnh vực phát triển mạnh mẽ cơng nghệ điện tử Do cáp quang có băng tần không giới hạn nên hệ thống viễn thông số chuyển biến dần ngành công nghiệp điện thoại tạo nên hội tụ nhanh chóng thơng tin thoại, số liệu thơng tin hình ảnh (video) Việc truyền dẫn tín hiệu truyền thơng hầu hết thực theo phương pháp số tín hiệu tự nhiên (thoại, số liệu, hình ảnh ) lại biến thiên liên tục theo thời gian, nghĩa tín hiệu tự nhiên có dạng tương tự Để phối ghép nguồn tín hiệu tượng tự hệ thống xử lý số, người ta dùng mạch chuyển đổi tương tựsố (ADC: Analog Digital Converter) ngược lại chuy;ển đổi số - tương tự (DAC: Digital Analog Conver) Với yêu cầu ngày cao độ xác thơng tin, khả cơng nghệ đặc tính loại ADC, chuyển đổi tương tự-số Sigma - Delta ngày nghiên cứu sâu Nội dung đề tài tập trung vào vào nghiên cứu chuyển đổi tương tự - số Đề tài chia làm chương: Chương I: tập trung mô tả kiến thức chung ADC Chương II: Mô tả kiến thức điều chế Sigma-Delta Chương III: Mô tả thiết kế Sigma - Delta ADC ứng dụng tạo tín hiệu âm với độ xác cao: cấu trúc, mô MATLAB, triển khai FPGA ngôn ngữ VHDL-AMS Phạm Văn Hà- CB110616 -1- Thiết kế triển khai Sigma-Delta ADC ứng dụng tạo tín hiệu độ xác cao tảng FPGA Chương Tổng quan biến đổi tương tự - số 1.1 Giới thiệu chung chuyển đổi tương tự - số [2] Biến đổi tương tự-số ADC biến đổi điện áp vào (giá trị tương tự) thành số (giá trị số) tỷ lệ với Về nguyên tắc có ba phương pháp biến đối tương tự – số khác sau: phương pháp song song, phương pháp trọng số phương pháp số Sau xem xét nguyên tắc làm việc chung biến đổi tương tự – số (ADC): ADC UA Mạch UM Lượng tử hố Mã hố UD lấymẫu Hình 1.1: Sơ đồ khối biến đổi tương tự-số ADC Nguyên tắc: Tín hiệu tương tự đưa đến mạch lấy mẫu, tín hiệu mạch lấy mẫu đưa đến mạch lượng tử hố làm trịn với độ xác ± Error! Bookmark not defined Q Sau mạch lượng tử hoá mạch mã hoá Trong mạch mã hoá, kết lượng tử hoá xếp lại theo quy luật định phụ thuộc vào loại mã yêu cấu đầu chuyển đổi Trong nhiều loại ADC, q trình lượng tử hố mã hố xảy đồng thời, lúc khơng thể tách rời hai q trình Nhiệm vụ khối chức sơ đồ khối trình bày Hình 1.1 mơ tả chả tiết sau: Mạch lấy mẫu: - Lấy mẫu tín hiệu tương tự thời điểm khác tức rời rạc hố tín hiệu mặt thời gian Phạm Văn Hà- CB110616 -2- Thiết kế triển khai Sigma-Delta ADC ứng dụng tạo tín hiệu độ xác cao tảng FPGA Bảng 3.4:Kết hiệu chuyển đổi tương tự-số Sigma-Delta Tham số Giá trị Độ phân giải 18bit Độ rộng băng tần tín hiệu 20 kHz Tốc độ siêu lấy mẫu 128 SNR trước lọc 139 dB SNR sau lọc 112 dB Bộ lọc Bộ lọc sinc bậc 4/bộ lọc Elliptic bậc 12 Cấu trúc điều chế CIFF 3.6 Hướng phát triển đề tài Dựa kết mơ MATLAB trình bày trên, đề tài mô triển khai tảng FPGA sử dụng ngôn ngữ VHDL Để việc triển khai khả thi, tác giả thử mô tín hiệu đầu vào dựa thuật tốn cấu trúc trình bày ngơn ngữ VHDL-AMS cơng cụ SystemVision Kết cho thấy tín hiệu vào thuật toán nhiên chưa đánh giá hiệu thiết kế Phạm Văn Hà- CB110616 - 50 - Thiết kế triển khai Sigma-Delta ADC ứng dụng tạo tín hiệu độ xác cao tảng FPGA Hình 3.17: Kết mô với System Vision Phạm Văn Hà- CB110616 - 51 - Thiết kế triển khai Sigma-Delta ADC ứng dụng tạo tín hiệu độ xác cao tảng FPGA TÀI LIỆU THAM KHẢO [1] E.Hogenauer, “An Economical Class of Digital Filters for Decimation and Interpolation”, IEEE Transactions on Acoustics, Speech, and Signal Processing, April 1981 [2] F.Maloberti, “Data Converters”, University of Pavia, 2007 [3] R.Schreier, G Temes, “Delta Sigma Data Converters”, Wieley Publishing, 2005 [4] R.Schrier, “The Delta Sigma Toolbox for Matlab,” Jan, 2000, http://www.mathworks.com/matlabcentral/fileexchange/19 [5] R.Schreier and G.C.Temes, “Understanding Delta-Sigma Data Converters”, IEEE Press/Wiley, 2004 (Optional) [6] S R.Norsworthy, R.Schreier and G.C Temes, “Delta-sigma Data Converters: Theory, Design, and Simulation”, IEEE Press, 1996 [7] Shahrukh Athar, Muhammad Ali Siddiqi, Shahid Masud, “Design and FPGA Implementation of a 2nd Order Adaptive Delta Sigma Modulator with One Bit Quantization”, IEEE Press, 2010 [8] P M Aziz, H V Sorensen, & J V Spiegel, “An Overview of Sigma-Delta Converters”, IEEE Signal Processing Magazine, pp.61-84, Jan 1996 [9] Nguyễn Quốc Trung, “Xử lý tín hiệu lọc số”, Nhà xuất Khoa học Kỹ thuật, 2003 [10] http://www.theoinf.tu-ilmenau.de/~twangl/VHDL-AMS_online_en/Home.html, lần truy cập gần 15/12/2012 [11] http://en.wikipedia.org/wiki/Delta-sigma_modulation, lần truy cập gần 15/12/2012 [11] http://www.beis.de/Elektronik/DeltaSigma/DeltaSigma.html, lần truy cập gần 15/12/2012 Phạm Văn Hà- CB110616 - 52 - Thiết kế triển khai Sigma-Delta ADC ứng dụng tạo tín hiệu độ xác cao tảng FPGA PHỤ LỤC Mã nguồn mô Sigma-Delta ADC MATLAB mex('simulateDSM.c') %%%%%%%%%%%%%%%%%Part Initilization %%%%%%%%%%%% % Adding the Specified Parameters OSR = 128; N = 3; opt = 2; Nlev = 5; %%%%%%%%%%%%% Part Finding Ideal STF and NTF %%%%%%%%% H = synthesizeNTF(N,OSR,opt,3); plotPZ(H) xlabel('Real'); ylabel('Imaginary') f = [linspace(0,0.75/OSR,100) linspace(0.75/OSR,0.5,100)]; z = exp(2i*pi*f); magH = dbv(evalTF(H,z)); subplot(221); plot(f,magH); figureMagic([0 0.1],0.01,2, [-100 10],10,2 ); xlabel('Normalized frequency (1\rightarrow f_s)'); ylabel('dB') title('NTF Magnitude Response') Phạm Văn Hà- CB110616 - 53 - Thiết kế triển khai Sigma-Delta ADC ứng dụng tạo tín hiệu độ xác cao tảng FPGA fstart = 0.01; f = linspace(fstart,1.2,200)/(2*OSR); z = exp(2i*2*pi*f); magH = dbv(evalTF(H,z)); subplot(223); semilogx(f*2*OSR,magH); axis([fstart 1.2 -100 -30]); grid on sigma_H = dbv(rmsGain(H,0,0.5/OSR)); hold on; semilogx([fstart 1], sigma_H*[1 1]); plot([fstart 1], sigma_H*[1 1],'o'); text( 0.15, sigma_H+5, sprintf('rms gain = %5.0fdB',sigma_H)); xlabel('Normalized frequency (1\rightarrow f_B)'); ylabel('dB') %%%%%%%%%% Part Simulate the DSM Response (FFT); %%%%%%% Nfft = 2^13; tone_bin = 57; % Sine Wave Input Frequency t = [0:Nfft-1]; %u = 05*(nLev-1)*sin(2*pi*tone_bin/Nfft*t); fB = ceil(Nfft/(2*OSR)); ftest=floor(2/3*fB); u = 0.5*sin(2*pi*ftest/Nfft*[0:Nfft-1]); % half-scale sine-wave input v = simulateDSM(u,H,Nlev); n = 1:500; subplot(224) stairs(t(n),u(n),'g'); % Plot the Time-Domain Output hold on stairs(t(n),v(n),'b'); % Plot it with the Signal f = linspace(0,0.5,Nfft/2+1); Phạm Văn Hà- CB110616 - 54 - Thiết kế triển khai Sigma-Delta ADC ứng dụng tạo tín hiệu độ xác cao tảng FPGA echo on spec = fft(v.*ds_hann(Nfft))/(Nfft/4); % Get the FFT Spectrunm echo off; figure; clf; subplot(222) plot( f, dbv(spec(1:Nfft/2+1)), 'b') figureMagic([0 0.5], 0.05, 2, [-120 0], 20,1,[],'Output Spectrum'); xlabel('Normalized Frequency') ylabel('dBFS') %%%%%%%%%%% Part Calculate and Plot SNR %%%%%%%%%%%% amp = linspace(-120,0,1000); %amp = [-120, -100, -80, -60, -40, -20,-10,-6,-4,-3,-2.5,-2,-1.5,-1,0] [snr, amp] = simulateSNR(H,OSR,amp,0,Nlev,.0039,13); %text_handle = text(0.05,-10, sprintf('SNR = %4.1fdB %@ OSR = %d',max(snr),OSR),'vert','middle'); plot(amp,snr,'b'); hold on [snr, amp] = simulateSNR(H,OSR,amp,0,Nlev,.00005,13); %text_handle = text(0.05,-10, sprintf('SNR = %4.1fdB %@ OSR = %d',max(snr),OSR),'vert','middle'); plot(amp,snr,'r'); legend('19.89 kHz Input Signal','255 Hz InputSignal') %figureMagic([-120 1], 10, 1, [0 140], 10, 1,[],'SQNR'); xlabel('Input Level (dBFS)'); ylabel('SQNR (dB)'); axis([-120 0 140]) grid on hold off %%%%%%%%%%%% Part Find Modulator Coeficents %%%%%%%%%% Phạm Văn Hà- CB110616 - 55 - Thiết kế triển khai Sigma-Delta ADC ứng dụng tạo tín hiệu độ xác cao tảng FPGA form = 'CIFF'; [a,g,b,c] = realizeNTF(H,form); b(2:end) = 0; % Plot the response with chosen coefficents ABCD = stuffABCD(a,g,b,c,form); [ntf, stf] = calculateTF(ABCD); f = linspace(0,0.24,1000); z = exp(2i*pi*f); magNTF = dbv(evalTF(ntf,z)); magSTF = dbv(evalTF(stf,z)); subplot(224) figure plot(f,magNTF,'b',f,magSTF,'m','LineWidth',1) xlabel('Normalized Frequency'); ylabel('Magnitude'); legend('Noise Transfer Function','Signal Transfer Function') %%%%%%%%%%%% Part Preform Dynamic Range Scaling %%%%%%% u = linspace(0,(Nlev-1),100); Np = 1e4; % Input Signal (Tested one value at a time) % Numberof same input points to test at time T = ones(1,Np); % Normalized input signal = (Nlev) maxima = zeros(N,length(u)); for i = 1:length(u) ui = u(i); [v,xn,xmax] = simulateDSM( ui(T), ABCD, Nlev ); % Get Values for the max of each output node maxima(:,i) = xmax(:); if any(xmax>1e2) umax = ui; % Why 100 ??? % Max Stable input (Only stable to 2.88) u = u(1:i); maxima = maxima(:,1:i); Phạm Văn Hà- CB110616 - 56 - Thiết kế triển khai Sigma-Delta ADC ứng dụng tạo tín hiệu độ xác cao tảng FPGA break; end end figure; clf for i = 1:N %plot(u,maxima(i,:),'o'); if i==1 hold on; end plot(u,maxima(i,:),'g-','linewidth',2); end axis([0 10]) xlabel('Input Amplitude (Max = 5)') ylabel('State Amplitude (Max = 5)') x = Nlev.*([.64 638 60]); [ABCDs,umax] = scaleABCD(ABCD,Nlev,0,x,Nlev+5,[],Np); [as,gs,bs,cs] = mapABCD(ABCDs,form); u = linspace(0,umax,100); for i = 1:length(u) ui = u(i); [v,xn,xmax] = simulateDSM( ui(T), ABCDs,Nlev ); maxima(:,i) = xmax(:); if any(xmax>1e2) umax = ui; u = u(1:i); maxima = maxima(:,1:i); break; end end %figure; clf Phạm Văn Hà- CB110616 - 57 - Thiết kế triển khai Sigma-Delta ADC ứng dụng tạo tín hiệu độ xác cao tảng FPGA for i = 1:N %plot(u,maxima(i,:),'ro'); if i==1 hold on; end plot(u,maxima(i,:),'k-','linewidth',3); axis([0 5]) xlabel('Input Amplitude (Max = 5)') ylabel('State Amplitude (Max = 5)') %legend('Pre-Dynamic Range Scaling','','','Post Dynamic Range Scaling') end %%%%%%%%%% Part - "Quantize" The Cap Values %%%%%%%%%% R = 100; % Rounding Factor asn = round([as].*R)./R; gsn = gs; %gsn = round([gs].*R)./R bsn = round([bs].*R)./R; csn = round([cs].*R)./R; [a1,g1,s1,c1] = mapABCD(ABCD,form); %%%%%%%%%% Decimation Filter %%%%%%%%%%% % % This Script will plot the signal response to both a fourth order sinc % and 12th order Elliptic Filter % %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% mex('simulateDSM.c') % plot(f,dbv(frespHBF(f,f1,f2))) OSR = 4; %OSR2 = 128/OSR; N = 18; Phạm Văn Hà- CB110616 - 58 - Thiết kế triển khai Sigma-Delta ADC ứng dụng tạo tín hiệu độ xác cao tảng FPGA %%% Brute Force Decimation (Hogenauer) %youtt = yout(2^14:end); yout = v; p = 1000; y1 = zeros(length(yout),1); y2 = zeros(length(yout),1); y3 = zeros(length(yout),1); y4 = zeros(length(yout),1); size(y1(2:end)) size(yout(2:end)) size(yout(1:(end-1))) y1(1:end) = cumsum(yout(1:end)); y1 = round(y1.*p)/p; p1 = max(y1); % y1 = round(y1.*(p1*p))/(p*p1); y2(1:end) = cumsum(y1(1:end)); y2 = round(y2.*p)/p; p2 = max(y2); % y2 = round(y2.*(p2*p))/(p*p2); y3(1:end) = cumsum(y2(1:end)); y3 = round(y3.*p)/p; p3 = max(y3); % y3 = round(y3.*(p3*p))/(p*p3); y4(1:end) = cumsum(y3(1:end)); y4 = round(y4.*p)/p; p4 = max(y4); % y4 = round(y4.*(p4*p))/(p*p4); y4d = zeros((length(y4)/OSR),1); y5 = zeros(length(y4d),1); y6 = zeros(length(y5),1); y7 = zeros(length(y6),1); y8 = zeros(length(y7),1); size(y4) Phạm Văn Hà- CB110616 - 59 - Thiết kế triển khai Sigma-Delta ADC ứng dụng tạo tín hiệu độ xác cao tảng FPGA for i=1:1:(length(y4)/OSR) y4d(i) = y4(i*OSR); end y5(1) = y4d(1); y5(2:end) = y4d(2:end) - y4d(1:(end-1)); y5 = round(y5.*p)/p; p5 = max(y5); %y5 = round(y5.*(p5*p))/(p*p5); y6(1) = y5(1); y6(2:end) = y5(2:end) - y5(1:(end-1)); y6 = round(y6.*p)/p; p6 = max(y6); %y6 = round(y6.*(p6*p))/(p*p6); y7(1) = y6(1); y7(2:end) = y6(2:end) - y6(1:(end-1)); y7 = round(y7.*p)/p; p7 = max(y7); %y7 = round(y7.*(p7*p))/(p*p7); y8(1) = y7(1); y8(2:end) = y7(2:end) - y7(1:(end-1)); y8 = round(y8.*p)/p; p8 = max(y8); %y8 = round(y8.*(p8*p))/(p*p8); %plot(yout) %figure y9 = y8(257:end)./(OSR^4); length(y9) g = linspace(0,.00005,256); %plot(g,y9) xlabel('Time (s)') ylabel('Normalized Voltage') %figure Phạm Văn Hà- CB110616 - 60 - Thiết kế triển khai Sigma-Delta ADC ứng dụng tạo tín hiệu độ xác cao tảng FPGA Np = (2^N)/OSR; w1 = Hann(length(y8)); f=(0:1:(Np)-1)*(1); fftouts = abs(fft(y8.*w1')); m = max(fftouts); fftoutdB = 20*log10(fftouts./m); fb = size(fftoutdB) sf = size(f) %plot(fftoutdB(1:(2^B)/2)); plot(f(1:(Np)/4),fftoutdB(1:(Np)/4),'r'); xlabel('Normalized Ouptut Frequency') ylabel('Magnitude') legend('No Digital Error (SNR = 128dB)', '11-bit Digital Truncation (SNR = 77dB)', '4-bit Digital Truncation (SNR = 16dB)') figure Np2 = 2^N f=(0:1:(Np2)-1)*(1); fftout = abs(fft(yout)); m = max(fftout); fftoutdB = 20*log10((fftout)./m); size(fftoutdB) size(f) %plot(fftoutdB(1:(2^B)/2)); %plot(f(1:(Np2)/4),fftoutdB(1:(Np2)/4)); %toc [z,p,k] = ellip(12,.1,135,.015625); [sos,g]=zp2sos(z,p,k); Phạm Văn Hà- CB110616 - 61 - Thiết kế triển khai Sigma-Delta ADC ứng dụng tạo tín hiệu độ xác cao tảng FPGA h2=dfilt.df2sos(sos,g); y10 = filter(h2,y8); for i=1:1:(length(y10)/32) y11(i) = y10(i*32); end e = size(y11) y12 = y11(end-2047:end); w = Hann(length(y12)); size(w) y13 = y12.*w; plot(y12) figure Np = (2^N)/128; f=(0:1:(Np)-1)*(1); fftouta = abs(fft(y13)); m = max(fftouta); fftoutdB = 20*log10(fftouta./m); fb = size(fftoutdB) sf = size(f) %plot(fftoutdB(1:(2^B)/2)); plot(f(1:(Np)/4).*39.0625,fftoutdB(1:(Np)/4),'b'); xlabel('Normalized Ouptut Frequency') ylabel('Magnitude') legend('SNR = 112dB') Phạm Văn Hà- CB110616 - 62 - Thiết kế triển khai Sigma-Delta ADC ứng dụng tạo tín hiệu độ xác cao tảng FPGA % legend('No Digital Error (SNR = 128dB)', '11-bit Digital Truncation (SNR = 77dB)', '4-bit Digital Truncation (SNR = 16dB)') %plot(y12) bandf = fftouta(1:1024); xsort = sort(bandf.*bandf,'descend'); xsig=xsort(1); noise=sum(xsort(100:end)); SNR = 10*log10(xsig/noise) Phạm Văn Hà- CB110616 - 63 - Thiết kế triển khai Sigma-Delta ADC ứng dụng tạo tín hiệu độ xác cao tảng FPGA 1-41,44,48,50,52-63 Phạm Văn Hà- CB110616 - 64 - ... sánh từ thứ đến thứ xác lập trạng thái “1”, so sánh từ thứ đến thứ xác lập trạng thái “0” Các mạch logic diễn đạt trạng thái thành số Bảng 1.1 cho quan hệ trạng thái so sánh với số nhị phân tương... tự, bảo đảm giữ nguyên trạng thái dừng đầu mã hoá ưu tiên tác động sườn xung để khởi động D-Flipflop Theo Bảng 1.1, so sánh xác lập trạng thái ‘1’ theo trình tự từ lên Trình tự khơng đảm bảo. .. ơn sâu sắc đến thầy giáo PGS.TS Phạm Ngọc Nam, tận tình bảo, hướng dẫn sửa chữa cho nội dung luận văn Tôi xin cam đoan nội dung luận văn hoàn toàn tơi tìm hiểu, nghiên cứu viết Tất tơi thực cẩn
Ngày đăng: 26/04/2021, 11:28
Xem thêm:
