Báo cáo tốt nghiệp: Kỹ thuật tổng hợp tần số trực tiếp (DDS)

Đề tài hướng tới một cái nhìn tổng quan về kỹ thuật tổng hợp tần số trực tiếp(DDS). Trong phần đầu, nội dung đề cập tới sơ đồ cấu tạo và giải thích nguyên lý hoạtđộng của một hệ thống DDS (Direct Digital Syntherizer). Khi xem xét toàn bộ hệthống DDS thì mối quan hệ giữa phổ đầu ra của hệ thống và nhiễu do ảnh hưởng củalấy mẫu, tái tạo tín hiệu, và do các hạn chế phải chấp nhận khi triển khai thực tế là vấnđề đầu tiên được quan tâm tìm hiểu. Tiếp đó là vấn đề...

TÓM TẮT NỘI DUNG Đề tài hướng tới nhìn tổng quan kỹ thuật tổng hợp tần số trực tiếp (DDS) Trong phần đầu, nội dung đề cập tới sơ đồ cấu tạo giải thích nguyên lý hoạt động hệ thống DDS (Direct Digital Syntherizer) Khi xem xét tồn hệ thống DDS mối quan hệ phổ đầu hệ thống nhiễu ảnh hưởng lấy mẫu, tái tạo tín hiệu, hạn chế phải chấp nhận triển khai thực tế vấn đề quan tâm tìm hiểu Tiếp vấn đề sai số, nguồn gây sai số ảnh hưởng sai số tới hiệu tín hiệu kí sinh, vấn đề điều chế tín hiệu,bộ lọc triệt méo, lọc FIR, lọc IIR, lọc polyphase… Những ứng dụng điều chế phần thiếu nghiên cứu kỹ thuật DDS, phần sau đề tài trình bày số vấn đề điều chế FSK, PSK, QAM dùng DDS Ngoài vấn đề lý thuyết trên, đề tài dành số trang để minh họa ưu điểm bật kỹ thuật DDS, xu phát triển nhằm hồn thiện cơng nghệ DDS tiến đạt hệ thống tích hợp cơng nghệ DDS i MỤC LỤC MỞ ĐẦU CHƯƠNG 1: NHỮNG ĐIỀU CƠ BẢN VỀ KỸ THUẬT DDS 1.1 1.2 1.3 Những ưu điểm DDS Lý thuyết hoạt động Xu hướng tích hợp chức CHƯƠNG 2: LẤY MẪU ĐẦU RA VÀ KHẢ NĂNG CHUYỂN PHA VÀ TẦN SỐ CỦA THIẾT BỊ DDS 2.1 Lấy mẫu đầu thiết bị DDS 2.2 Khả chuyển pha tần số DDS 3.1 Xác định tốc độ điều chỉnh tối đa 3.2 Giao tiếp điều khiển DDS CHƯƠNG 3: VẤN ĐỀ NHIỄU TRONG HỆ DDS 11 3.1 Tác động độ phân giải DAC lên hiệu nhiễu vệt (spurious performance) 11 3.2 Tác động oversampling lên hiệu nhiễu vệt 12 3.3 Tác động cắt giảm tích lũy pha lên hiệu vệt (spur) 13 3.3.1 Biên độ vệt 14 3.3.2 Phân bố vệt tạo cắt pha 15 3.3.3 Tóm tắt cắt bỏ phase 18 3.4 Các nguồn gây vệt khác DDS 19 3.5 Hiệu vệt giải rộng 20 3.6 Hiệu vệt giải hẹp 21 3.7 Dự báo khái thác vệt “sweet spots” dải điều chỉnh DDS 21 3.8 Xem xét biến động (Jitter) ồn pha hệ thống DDS 21 3.9 Xem xét lọc đầu 24 3.9.1 Đáp ứng họ Chebyshev 27 3.9.2 Đáp ứng lọc họ Gauss 28 3.9.3 Đáp ứng họ Legendre 29 CHƯƠNG 4: ỨNG DỤNG ĐIỀU CHẾ SỐ CỦA DDS 31 4.1 Lý thuyết điều chế số 31 4.1.1 Các khái niệm 31 4.1.2 Điều chế 33 ii 4.2 Kiến trúc hệ thống yêu cầu 35 4.3 Bộ lọc số 36 4.3.1 Bộ Lọc FIR 36 4.3.2 Bộ lọc IIR 38 4.4 DSP đa tốc 39 4.4.1 Tăng tốc 40 4.4.2 Giảm tốc 41 4.4.3 Chuyển đổi tốc độ với tỷ số n/m 43 4.4.4 Bộ lọc số 43 4.5 Xem xét đồng liệu vào xung 47 4.6 Các phương thức mã hóa liệu triển khai DDS 49 4.6.1 Mã hóa FSK 49 4.6.2 Mã hóa PSK 50 4.6.3 Mã hóa QAM 51 4.6.4 Quadrature up-conversion 52 CHƯƠNG 5: MỘT SỐ KẾT QUẢ THỰC NGHIỆM 54 5.1 Giới thiệu chip DDS AD9835 54 5.2.1 Lý thuyết hoạt động 54 5.2.2 Giao tiếp với vi điều khiển 55 5.2 Mạch tạo dao động sử dụng AD8935 56 5.2.1 Sơ đồ nguyên lý 56 5.2.2 Sơ đồ mạch in: 58 5.2.3 Mạch triển khai thực tế 59 KẾT LUẬN 60 iii DANH SÁCH CÁC HÌNH VẼ Hình 1: Sơ đồ tổng hợp tần số trực tiếp đơn giản Hình 2: Hệ thống DDS điều chỉnh tần số Hình 3: Tín hiệu chuyền qua hệ DDS Hình 4: Kiến trúc DDS 12 bít với chức phụ Hình 5: Phân tích phổ đầu DDS Hình 6: Tác động độ phân giải DAC 11 Hình 7: Tác động oversampling lên SQR 12 Hình 8: Sai số cắt bít “bánh” pha 13 Hình 9: Mẫu từ điều chỉnh có mức vệt cực đại 14 Hình 10: Mẫu từ điều chỉnh không gây phase truncation spur 15 Hình 11: Dãy tích lũy pha 15 Hình 12: Hoạt động từ cắt bỏ 17 Hình 13: Phổ dãy từ bị cắt bỏ 18 Hình 14: Vùng Nyquist ánh xa tần số bên ngồi băng Nyquist 19 Hình 15: Tác động biến động xung hệ thống 23 Hình 16: Phổ đầu DDS 24 Hình 17: Bộ lọc anti-alias 25 Hình 18: Đáp ứng miền thời gian 25 Hình 19: Đáp ứng miền tần số 26 Hình 20: Đáp ứng lọc họ Chebyshev 27 Hình 21: Đáp ứng lọc họ Gaussian 29 Hình 22: Đáp ứng họ Legendre 29 Hình 23: Phổ băng thơng cở sở phía 32 Hình 24: Phổ băng thơng cở sở hai phía 32 Hình 25: Phổ băng sở phức 32 Hình 26: Phổ băng thơng dải 33 Hình 27: Cấu trúc điều chế 34 Hình 28: Cấu trúc điều chế số 34 Hình 29: Cấu trúc điều chế DDS 35 iv Hình 30: Bộ điều chế DDS 35 Hình 31: Bộ lọc FIR dạng đơn giản 36 Hình 32: Đáp ứng tần số lọc FIR cho a0 = a1 = 0.5 37 Hình 33: Bộ lọc FIR n-taps 37 Hình 34: Bộ lọc IIR đơn giản 38 Hình 35: Bộ lọc IIR nhiều tap 39 Hình 36: Bộ tăng tốc đơn giản 40 Hình 37: Sự tăng tốc biễu diễn miền tần số 40 Hình 38: Bộ giảm tốc đơn giản 41 Hình 39: Quá trình tăng tốc xem miền tần số 42 Hình 40: Bộ chuyển đổi tốc độ n/m 43 Hình 41: Bộ tích phân Comp 44 Hình 42: Đáp ứng tần số lọc CIC 45 Hình 43: Tăng tốc hạ tốc dùng CIC 45 Hình 44: Đáp ứng tần số lọc CIC 46 Hình 45: Bộ tăng tốc Triple Cascade CIC 46 Hình 46: Bộ giảm tốc CIC trễ gấp hai 47 Hình 47: So sách đáp ứng lọc CIC sau sửa đổi 47 Hình 48: Sơ đồ khối điều chế chung 48 Hình 49: Bộ mã hóa FSK dùng DDS 49 Hình 50: Bộ mã hóa ramped FSK dùng DDS 49 Hình 51: Chịm 16QAM 51 Hình 52: Quadrature up-converter 52 Hình 53 Sóng Cos 54 Hình 54: Nguồn mạch dao động 56 Hình 55: Sơ đồ mắc AT89C2051 57 Hình 56: Sơ đồ ghép nối máy tính qua cổng COM 57 Hình 57: Sơ đồ mắc AD9835 58 Hình 58: Sơ đồ mạch in 58 Hình 59: Mạch ứng dụng chip DDS AD9835 59 v MỞ ĐẦU Thực tế, kỹ thuật DDS trước chủ yếu dành riêng cho ứng dụng qn sự, đắt, khó triển khai yêu cầu chuyển đổi số - tương tự tốc độ cao Vì tiến cơng nghệ mạch tích hợp, DDS trở thành lựa chọn khác bên cạnh cơng nghệ vịng khóa pha để tạo tần số đầu nhanh ứng dụng dùng tổng hợp tần số Vì xây dựng phương pháp xử lý số nên DDS cho phép thực điều chế dễ dàng Gần đây, tiến công nghệ sản xuất IC, đặc biệt CMOS, với phát triển thuật toán DSP cung cấp giải pháp chip DDS cho hệ thống xử lý tín hiệu số truyền thông phức tạp điều chế, giải điều chế, tạo dao động nội, máy phát xung khả trình, máy phát chirp1) Phạm vi ứng dụng DDS ngày mở rộng, bao gồm cable modems, thiết bị đo, máy tạo sóng tùy ý, trạm tế bào sở nhiều ứng dụng khác Mục đích đề tài tiếp cận công nghệ DDS, sở tìm hiểu cấu tạo, nguyên lý hoạt động, nguồn sai số hệ thống DDS khả ứng dụng rộng lớn DDS Trên sở giúp cho tương lai triển khai hệ thống DDS FPGA, hay xa dùng DDS để tích hợp vào hệ thống khác vịng khóa pha, ứng dụng điều chế giải điều chế… Em xin gửi lời cảm ơn chân thành đến PGS.TS Ngơ Diên Tập, người tận tình hướng dẫn giúp đỡ em nhiều trình làm luận văn Em xin gửi lời cảm ơn tới toàn thể thầy cô giáo Khoa Điện tử - Viễn thơng giúp đỡ em hồn thành luận văn 1) chirp trình để chuyển tần số từ tần số tới tần số khác CHƯƠNG 1: NHỮNG ĐIỀU CƠ BẢN VỀ KỸ THUẬT DDS Tổng hợp tần số kỹ thuật sử dụng khối xử lý tín hiệu số để tạo tín hiệu đầu điều chỉnh tần số pha tham chiếu từ nguồn xung cố định, có độ xác cao Về chất, tần số tham chiếu chia xuống khối DDS hệ số tỷ lệ đặt trước từ nhị phân lập trình được.Từ nhớ có chiều dài từ 24 đến 48 bits, cho phép khối DDS triển khai có khả cung cấp độ phân giải tần số cực cao Sản phẩm DDS ngày đóng khối nhỏ, tích hợp nhiều chức hiệu suất cao giá cạnh tranh, nhanh chóng dần trở thành lựa chọn bên cạnh giải pháp tổng hợp tần số truyền thống tương tự Sự tích hợp chuyển đổi số tương tự hiệu suất- tốc độ cao kiến trúc DDS vào chịp đơn cho phép công nghệ đạt tới phạm vi ứng dụng rộng cung cấp lựa chọn hấp dẫn khác với tổng hợp tần số tương tự dựa PLL Trong nhiều ứng dụng, giải pháp DDS giữ vài ưu điểm khác biệt so với tổng hợp tần số tương tự dùng mạch PLL 1.1 Những ưu điểm DDS - Tần số đầu độ phân giải cỡ micro Hz, khả điều chỉnh góc pha, tất thực điều khiển số - Tốc độ bước nhảy cao trình điều chỉnh pha tần số, bước nhảy tần số có pha liên tục - Kiến trúc DDS số loại bỏ việc tinh chỉnh tay liên quan đến vấn đề tuổi thọ linh kiện tác động nhiệt độ xảy tổng hợp tương tự - Giao tiếp điều khiển số DDS tạo mơi trường nơi thực điều khiển từ xa, tối ưu vi điều khiển - Khi sử dụng tổng hợp vng pha, DDS cho hai tín hiệu lối I Q khớp với 1.2 Lý thuyết hoạt động Trong dạng đơn giản nhất, tổng hợp tần số triển khai từ xung tham chiếu xác, đếm địa chỉ, nhớ đọc lập trình được, chuyển đổi D/A Hình 1: Sơ đồ tổng hợp tần số trực tiếp đơn giản Trong trường hợp này, thông tin biên độ số tương đương với chu kỳ đầy đủ sóng sin lưu PROM PROM có chức giống bảng tra cứu hàm sin Bộ đếm địa nhảy tới vị trí nhớ, nội dung biên độ sóng sin đưa tới chuyển đổi D/A tốc độ cao Khối tạo tín hiệu hình sin tương tự, tương ứng với từ lối vào số từ PROM Tần số đầu DDS triển khai theo mơ hình phụ thuộc vào: - Tần số xung đồng hồ tham chiếu - Kích cỡ bước nhảy sóng sin, lập trình vào PROM Độ xác, độ mịn cơng suất AC đầu kiến trúc đơn giản tốt, song thiếu điều chỉnh linh hoạt Tần số đầu thay đổi thay đổi tần số xung tham chiếu lập trình lại PROM Nếu ta đưa vào tích lũy pha, kiến trúc trở thành máy phát dao dộng điều khiển số, lõi thiết bị DDS mềm dẻo, linh động Hình 2: Hệ thống DDS điều chỉnh tần số Ở đếm biến N bít ghi pha thay đếm địa chỉ, chức nhớ làm cho khối giống vòng pha kiến trúc DDS Để hiểu chức này, ta xem dao động sóng sin giống véc-tơ quay quanh vòng pha Mỗi điểm vòng pha tương ứng với điểm dạng sóng sin Khi véc-tơ quay quanh bánh xe, dạng sóng sin tạo Một vòng quay véc-tơ xung quanh bánh xe dẫn tới chu kỳ sóng sin đầu Bộ tích lũy pha dùng để cung cấp tương đương với quay tuyến tính véc-tơ xung quanh bánh pha Giá trị tích lũy pha tương ứng với điểm chu kỳ đầu sóng sin Số điểm pha rời rạc chứa vòng pha định độ phân giải tích lũy pha Đầu tích lũy pha tuyến tính khơng thể sử dụng trực tiếp để tạo sóng sin dạng khác trừ đường dốc Do bảng tra cứu pha- biên độ sử dụng để chuyển đổi từ phiên bị cắt xén giá trị đầu tức thời tích lũy pha thành giá trị biên độ sóng sin sau đưa tới D/A Hầu hết kiến trúc DDS khai thác tính chất đối xứng tự nhiên sóng sin dùng logic ánh xạ để tổng hợp chu kỳ sóng sin đầy đủ từ ¼ chu kỳ liệu từ tích lũy pha Bảng tra cứu pha – biên độ tạo tất liệu cần thiết cách đọc qua đọc lại bảng tra cứu Hình 3: Tín hiệu chuyền qua hệ DDS Bộ tích lũy pha thực mơ-đun đếm M bít, tăng giá trị lưu nhận xung clock Giá trị cộng vào xác định từ số chứa ghi delta phase Từ ghi delta phase tạo nên kích thước bước pha, tác động tới số điểm bỏ qua vịng pha Kích thước bước nhảy lớn tích lũy pha nhanh tràn sóng sin tạo nhanh hơn, dẫn tới ta có Fout = (M (REFCLK))/ 2N Ở đây: Fout tần số DDS M từ điều chỉnh nhị phân REFCLK tần số xung tham chiếu (xung hệ thống) N chiều dài số bít gia tốc pha Thay đổi giá trị M ghi DDS dẫn tới thay đổi tần số đầu (pha liên tục) Trong ứng dụng thực tế, giá trị M, hay từ điều chỉnh tần số nạp vào ghi nối tiếp nạp theo byte trước đưa vào ghi delta phase (song song) Điều nói chung để tối thiếu số chân thiết bị DDS Ngay ghi đệm nạp xong ghi delta phase kích DDS thay đổi tần số đầu Nói chung giới hạn thay đổi tần số đầu thời gian nạp ghi đệm chạy Vậy rõ ràng giao tiếp tải byte song song tăng cường khả nhảy tần số 1.3 Xu hướng tích hợp chức Hình 4: Kiến trúc DDS 12 bít với chức phụ Ưu điểm kiến trúc DDS số, khối chức số dễ dàng thêm vào lõi để tăng cường khả thiết bị Với mục đích sử dụng chung, thiết bị DDS tích hợp DAC để cung cấp tín hiệu đầu tương tự Các thiết bị DDS tích hợp DAC 10bit hỗ trợ tốc độ REFCLK lên tới 180Mhz Chip DDS tối tân đạt tốc độ xung 300MHz với ADC 12bit Cùng với việc tích hợp DAC, giải pháp DDS thơng thường cịn chứa thêm khối thực đa dạng hoạt động tín hiệu Những khối cấp mức tính Phương thức thứ thêm nhiều trễ vào lọc comb Ví dụ ta thêm trễ vào lọc comb sau: Hình 46: Bộ giảm tốc CIC trễ gấp hai Đáp ứng chúng thay đổi sau (hệ số 2): Hình 47: So sách đáp ứng lọc CIC sau sửa đổi Ta thấy hình (b) độ dốc suy giảm tăng lên, kết làm nhiều dải thông, điều phải xem xét ứng dụng nơi độ phẳng dải thông vấn đề Mặt khác, thêm trễ vào lọc comb dẫn tới tăng số điểm hàm chuyền Điều thể rõ hình (c) điểm null thêm vào đáp ứng tăng suy giảm dải thông Sự tổ hợp hai phương pháp cho phép đa dạng kiểu đáp ứng 4.5 Xem xét đồng liệu vào xung Trong ứng dụng điều chế số, điều quan phải trì mối quan hệ thời gian thích hợp nguồn liệu điều chế Hình sơ đồ khối đơn giản điều chế số Nguồn định thời cho điều chế nguồn xung từ DDS Điều thiết lập tốc độ lấy mẫu tín hiệu sóng mang Sin Cos điều chế Bất mẫu chuyền qua đường liệu tới lối vào điều chế phải xuất 47 với tốc độ với tín hiệu sóng mang Điều quan trọng mẫu đến điều chế phải tương ứng một với mẫu sóng mang Hình 48: Sơ đồ khối điều chế chung Vì chuyển đổi tốc độ cung cấp chuyển đổi tỷ lệ hữu tỷ, liệu gốc phải có mối quan hệ hữu tỷ với đồng hồ hệ thống Đồng hồ hệ thông phải hoạt động tỷ số n/m xung liệu Trong hệ thống điều chế đơn giản hơn, chuyển đổi tốc độ nguyên lần tăng tốc hay giảm tốc Có hai loại điều chế số xét tới yêu cầu đồng định thời Đó chế độ truyền khối chế độ liên tục Bộ điều chế chế độ burst liệu truyền theo gói; là, nhóm bít truyền theo khối Trong khoảng thời gian burst, phát rỗi Bộ điều chế chế độ liên tục, liệu gửi thành luồng không nghỉ truyền Rõ ràng ta thấy yêu cầu định thời điều chế chế độ burst không khắt he điều chế chế độ liên tục Lý điều chế chế độ burst yêu cầu đồng với nguồn liệu khoảng thời gian liệu burst Điều thu với tín hiệu đồng điều chế với bắt đầu burst Trong khoảng burst, đồng hồ hệ thống điểu chỉnh định thời Ngay đồng hộ hệ thống không dịch nghiêm trọng so với xung liệu trình burst hệ thống hoạt động Hiển nhiên, chiều dài burst liệu tăng yêu cầu định thời xung hệ thống trở nên khắt khe Trong điều chế chế độ liên tục, xung hệ thống phải đồng với nguồn liệu lúc Mặt khác, độ trôi xung hệ thống cuối dẫn tới nhỡ bít lối vào Tất nhiên, điều gây lỗi trình truyền liệu Do đó, phương thức phải triển khai để đảm bảo xung hệ thống xung liệu giữ 48 đồng liên tục Điều quan trọng phải xem xét kỹ yêu cầu định thời tất ứng dụng điều chế số để đảm bảo hệ thống có yêu cầu tốc độ sai số bit (BER) 4.6 Các phương thức mã hóa liệu triển khai DDS 4.6.1 Mã hóa FSK Khóa dịch tần dạng mã hóa liệu Các bít biểu diễn hai dạng tần số f0 f1 Sơ đồ mã hóa dễ dàng triển khai DDS Trong AD8952, AD893 AD9836 trình đơn giản Người sử dụng lập trình trước từ điều chỉnh tần số, có chân thiết bị cho phép chọn tần số thích hợp Hình 49: Bộ mã hóa FSK dùng DDS Trong vài ứng dụng, chuyển đổi nhanh tần số FSK tạo vấn đề Lý chuyển đổi từ tần số tới tần số khác tạo thành phần ký sinh, tín hiệu cản trở với kênh liền kề môi trường đa kênh Để làm nhẹ bớt đề có phương thức gọi ramped FSK Hình 50: Bộ mã hóa ramped FSK dùng DDS 49 Hay việc chuyển liên tục tần số, ramped FSK đưa phương pháp chuyển dần tới tần số khác Điều giảm mạnh tín hiệu ký sinh so với FSK chuẩn Ramped FSK triển khai sử dụng kỹ thuật DDS Trong thực tế AD9852 có xây dựng Ramped FSK đặc điểm cho phép người sử dụng khả lập trình tốc độ cao Một biến thể FSK MFSK (multi-frequency FSK) Trong MFSK B tần số sử dụng với B > Luồng liệu nhóm gói B bits Số nhị phân sử dụng từ B bít ánh xạ tới 2B tần số 4.6.2 Mã hóa PSK Khóa dịch pha dạng đơn giản khác mã hóa liệu Trong PSK tần số sóng mang giữ khơng đổi Tuy nhiên bít nhị phân sử dụng để dịch pha sóng mang theo góc Phương thức chung để điều chế pha sóng mang dùng điều chế vuông pha Khi PSK triển khai với điều chế vng pha đề cập QPSK (quadrature PSK) Dạng phổ biến PSK BPSK BPSK dùng mã dịch pha 0º cho bít nhị phân 180º cho bít Tất nhiên phương pháp mở rộng tới mã hóa nhóm B-bít ánh xạ chúng tới 2B góc lệch pha Điều tương tự với MFSK, với pha làm biến thay tần số Để phân biệt biến thể PSK, giải nhị phân dùng làm tiền tố trước PSK Ví dụ bít 8PSK, bít 16PSK Vì PSK mã hóa góc dịch pha sóng mang, việc giải mã PSK địi hỏi biết góc dịch pha tuyệt đối sóng mang Cái gọi tách sóng quán (coherent detection) Thiết bị thu truy cập tới sóng mang thiết bị phát để giải mã phát Một cách giải khác PSK vi phân, DPSK mở rộng tới DQPSK Trong sơ đồ này, thay đổi pha sóng mang phụ thuộc giá trị trước Dó thiết bị thu cần xác định pha biểu tượng Các biểu tượng đến sau giải mã dựa quan hệ pha với tín hiệu trước Phương pháp gọi tách sóng khơng qn Mã hóa PSK dễ dàng triển khai với sản phẩm tổng hợp tần số ANALOG DEVICES Hầu hết thiết bị có ghi pha, giá trị điều chế pha lưu vào Giá trị trực tiếp thêm vào pha sóng mang khơng cần thay đổi tần số, qua q trình mã hóa thực Tuy nhiên phương pháp gặp giới hạn tốc độ liệu, cần thời gian nạp ghi pha Tuy nhiên thiết bị khác họ tổng hợp tần số, ví dụ AD9853 loại bỏ cần thiết 50 lập trình ghi pha Người sử dụng đưa luồng liệu trực tiếp tới chân dành riêng thiết bị 4.6.3 Mã hóa QAM Điều chế biên độ vuông pha, sơ đồ điều chế biên độ pha dùng để truyền thông tin Như tên nó, QAM sử dụng bộ điều chế vuông pha (quadrature modulator) Trong QAM liệu lối vào chuyền thành nhóm Bbits gọi biểu tượng Mỗi biểu tượng có 2B trạng thái Mỗi trạng thái biểu diễn tổ hợp giá trị pha biên độ Số trạng thái thông thường sử dụng làm tiền tố cho QAM để định danh số bits mã hóa biểu tượng Ví dụ bit gọi 16QAM Sự ấn định giá trị biên độ góc pha cụ thể hệ thống QAM nói chung tối ưu theo cách tối đa khả tách xác nơi nhận Cơng cụ thường dùng để mối quan hệ biên độ pha hệ thống QAM gọi sơ đồ chòm hay sơ đồ I-Q Dạng đặc trưng chòm 16 QAM có dạng sau: Hình 51: Chịm 16QAM Mỗi chấm hình vẽ biểu diễn biểu tượng cụ thể Chịm hình vẽ sử dụng giá trị I Q +/- +/- Ví dụ, góc phần tư thứ I chấm biểu diễn cặp (I,Q) là: (1,1), (1,3), (3,1) (3,3) Tương tự cung phần tư lại Lưu ý chấm biểu diễn dạng véc-tơ bắt đầu gốc kết thúc chấm cụ thể Do đó, phương thức khác để xác định chấm biên độ r, pha, θ Trong sơ đồ có giá trị biên độ 12 giá trị góc pha 51 Tỉ lệ tín ồn (SQR) đường truyền liệu có tác động trực tiếp tới BER hệ thống SQR có địi hỏi BER giới hạn dạng sơ đồ mã hóa sử dụng Điều trở nên rõ ràng mật độ sơ đồ mã hóa QAM tăng Ví dụ, vài hệ thống truyền liệu có hạn chế công suất phát tổng cộng Cái đặt giới hạn tỉ lệ SQR Người ta SQR BER có quan hệ hàm mũ nghịch đảo BER tăng theo hàm mũ SNR giảm Mật độ mã hóa QAM khuếch đại mối quan hệ Do đường truyền giới hạn cơng suất có xuất điểm việc tăng mật độ chịm thu tỉ lệ BER chấp nhận Trong sơ đồ điều chế khác, biến thể vi phân Trong điều chế QAM ta có DQAM QAM chuẩn địi hỏi q trình tách qn nơi nhận, điều khơng phải ln ln thực DQAM giải vấn đề cách mã hóa liệu theo cách phụ thuộc biểu tượng trước Điều giải phóng tách khỏi yêu cầu tín hiệu tham chiếu pha tuyệt đối so với sóng mang AD8953 có khả triển khai trực tiếp 16QAM D16QAM Mặt khác, AD9856 hoạt động chế độ QAM Tuy nhiên AD9856 điều chế vuông pha mục đích chung chấp nhận số bù 12-bít lối vào liệu I Q Do gánh nặng lên người sử dụng phân tích luồng liệu vào chuyển thành liệu I Q giới hạn băng thơng trước chuyền tới AD9856 4.6.4 Quadrature up-conversion Một chuyển đổi lên vuông pha tập điều chế chung có dạng sau: Hình 52: Quadrature up-converter 52 Trong chuyển đổi lên, liệu đến phát lên sóng mang có tần số cao tốc độ lấy mẫu Điều ngụ í tỉ lệ chuyển đổi tốc độ lớn Tương tự, xung đồng hồ phát nhân tần số tốc độ liệu nhỏ tần số sóng mang, tốc độ sóng mang nhỏ tốc độ lấy mẫu DDS ADI tích hợp chuyển đổi lên vuông pha cho chip AD9856 53 CHƯƠNG 5: MỘT SỐ KẾT QUẢ THỰC NGHIỆM 5.1 Giới thiệu chip DDS AD9835 AD8935 thiết bị tổng hợp tần số đầy đủ, chip yêu cầu điện trở xác cao tụ điện để tạo dạng sóng sin lên tới 25MHz Mạch bên gồm phần là:  Bộ tạo dao động điều khiển số điều chế pha  Bảng tra cứu Cos  Bộ chuyển đổi D/A 5.2.1 Lý thuyết hoạt động Dạng sóng Cos thường xét tới dạng biên độ a(t) = cos(ωt) Tuy nhiên, biên độ phi tuyến không dễ để tạo Mặt khác thơng tin pha dạng sóng tuyến tính Hình 53 Sóng Cos Hơn tốc độ góc phụ thuộc tần số tín hiệu ω = 2πf Sự quay pha chu kỳ xác định ∆ phase = ωδ(t) ω = 2πf Do đó, f = ∆ phase/2π δ(t) ; δ(t) = 1/fMCLK AD8935 tạo nên đầu dựa phương trình đơn giản Chip DDS triển khai phương trình dựa thành phần 54 5.1.1.1 Bộ tạo dao động số điều chế pha Khối bao gồm hai ghi lựa chọn tần số, tích lũy pha bốn ghi độ lệch pha Thành phần tạo dao động số tích lũy pha 32 bit Vùng số ánh xạ tới vùng pha - 2π cho độ phân giải tần số cao Lối vào tích lũy pha chon từ ghi FREQ0 FREQ1 điều khiển chân FSELECT bít FSELECT Bộ tạo dao động số tạo tín hiệu pha liên tục, trách gián đoạn pha xảy chuyển tần số Ngồi độ lệch pha thêm vào để thực điều chế pha sử dụng ghi pha Giá trị lập trình trước ghi pha Độ phân giả ghi 2π/4096 5.1.1.2 Bảng tra cứu Cos Để tiện dụng, giá trị pha đầu chuyển thành giá trị hàm sin Vì thơng tin pha ánh xạ trực tiếp tới biên độ bảng tra cứu ROM sử dụng Mặc dù tích lũy pha 32 bít đầu tích lũy pha bị cắt cịn 12 bít Sử dụng 32 bít khơng cần thiết Điều trình bày chương trước Điều cần thiết độ phân giải pha phải đủ để sai số chiều sóng đầu bị chi phối sai pha lượng tử DAC 5.1.1.3 Bộ chuyển đổi D/A AD8935 chứa chuyển đổi D/A 10 bít, có khả điều khiển số tải lớn tốc độ khác Dịng đầu điều chỉnh để tối ưu công suất 5.2.2 Giao tiếp với vi điều khiển AD9835 có giao tiếp truyền nối tiếp với 16 bít truyền chu kỳ viết Các tín hiệu SCLK, SDATA, FSYNC sử dụng để tải từ nhớ vào AD9835 Khi FSYNC đặt thấp, AD9835 thông báo cho biết từ viết tới thiết bị Bít đọc vào thiết bị rìa xuống xung SCLK Với bít cịn lại đọc vào thiết bị rìa xuống SCLK Khi viết ghi pha tần số, bốn bít định danh liệu ghi tần số hay pha viết tới, bốn bít chứa địa ghi đích bít cịn lại chứa liệu Bên AD9835, truyền 16 bít sử dụng nạp cho ghi pha tần số Có hai chế độ cho việc nạp ghi Sự truyền trực tiếp liệu ghi việc truyền liệu có đệm Với truyền có đệm, từ bít tải vào ghi đệm (8 bít LSBs MSBs) Tuy nhiên liệu khơng nạp vào ghi liệu 16 55 bít ghi bit chưa cập nhật Với trình truyền trực tiếp từ bít nạp vào ghi đệm thích hợp Ngay sau nạp ghi đệm nội dung ghi đệm nạp vào ghi liệu 16 bít ghi đích napfj vào rìa tăng xung MCLK Khi ghi đích đánh địa chỉ, truyền có đệm nên thực trước theo sau trình truyền trực tiếp Khi tất 16 bit ghi đệm chứa liệu, ghi đích cập nhật 5.2 Mạch tạo dao động sử dụng AD8935 5.2.1 Sơ đồ nguyên lý Đây mạch tạo nguồn nuôi 5V, cung cấp điện áp ổn định sử dung IC LM1805 mạch tạo dao động 48MHz, cung cấp xung điều khiển AD8935 Hình 54: Nguồn mạch dao động IC sử dụng ứng dụng AT89C2051 Nó có 2K byte nhớ Flash, 128 byte RAM, 15 đường vào ra, đếm/định thời 16 bít Các chân 5,6,7 cổng dùng để điều khiển đọc ghi AD9835 IC dùng thạch anh tần số 11.0592MHz Chân P1.4 điều khiển led dùng báo hiệu cần Đặc điểm AT89C2051 hai chân P1.0 P1.4 khơng có trở kéo nội Các chân cịn lại cổng port có trở kéo nội nên dùng điều khiển vào bình thường 56 Hình 55: Sơ đồ mắc AT89C2051 Mạch có bố trí thêm khối giao tiếp cổng COM với máy tính để thực điều khiển tần số từ máy tính Hình 56: Sơ đồ ghép nối máy tính qua cổng COM 57 AD9835 chip gián, đóng gói TSSOP 16 chân Ở đây, chân FSELECT, PSEL0, PSEL1 nối xuống đất để chọn ghi tần số FREQ0 ghi PHASE0 Hình 57: Sơ đồ mắc AD9835 5.2.2 Sơ đồ mạch in: Hình 58: Sơ đồ mạch in 58 5.2.3 Mạch triển khai thực tế Hình 59: Mạch ứng dụng chip DDS AD9835 - 59 KẾT LUẬN Để thực đề tài này, em tham khảo nhiều tài liệu lĩnh vực tổng hợp tần số trực tiếp Qua em rút cho thân nhiều kinh nghiệm quý muốn tìm hiểu vấn đề Đề tài cho em hội để hệ thống lại kiến thức học đồng thời tìm hiểu vấn đề quan trọng tổng hợp tần số trực tiếp Một công nghệ ngày sử dụng rộng rãi Trong gần hai tháng thực đề tài, em tìm hiểu nhiều vấn đề coi quan trọng công nghệ tổng hợp tần số trực tiếp Đầu tiên nguyên tắc hoạt động, vấn đề tiếp cận công nghệ Nguyên lý hoạt động hệ thống tổng hợp tần số trực tiếp viết rõ chương luận văn Vấn đề thứ hai em tìm hiểu tiếp cận với cơng nghệ tổng hợp tần số trực tiếp nghiên cứu phổ đầu Vấn đề nhiễu quan trong hệ lấy mẫu hoạt động dải tần số cao Nghiên cứu ảnh hưởng nhiễu tác nhân gây nên nhiễu công việc khó lại quan trọng Đề tài tiếp cận chưa sâu tìm hiểu cụ thể vấn đề Đó hạn chế khuân khổ thời gian ngắn để thực đề tài đồng thời thân thiếu kinh nghiệm kiến thức Nên em hi vọng thời gian tới tìm hiểu sâu phát triển đề tài cao luận văn cao học Một chủ đề em dành nhiều thời gian để tìm hiểu ứng dụng điều chế DDS Việc thực điều chế FSK, PSK, QAM thực dễ dàng với chip DDS cung cấp hãng ANALOG DEVICES Mặc dù có gắng luận văn khơng thể tránh khỏi số lỗi sai Nhiều thuật ngữ chuyên ngành tiếng anh em để từ tiếng anh để tránh sai sót hiểu vấn đề Em hi vọng thầy cô giáo thông cảm góp ý giúp em hồn thiện đề tài 60 TÀI LIỆU THAM KHẢO [1] ANALOG DEVICES A technical tutorial on digital signal synthesis http://www.ieee.li/pdf/essay_dds.pdf [2] Gibson, J D., 1993, Principles of Digital and Analog Communications, PrenticeHall, Inc [3] Ifeachor, E C and Jervis, B W., 1996, Digital Signal Processing: A Practical Approach, Addison-Wesley Publishing Co [4] Lathi, B P., 1989, Modern Digital and Analog Communication Systems, Oxford University Press [5] Oppenheim, A V and Willsky, A S., 1983, Signals and Systems, Prentice-Hall, Inc [6] Proakis, J G and Manolakis, D G., 1996, Digital Signal Processing: Principles, Algorithms, and Applications, Prentice-Hall, Inc ... trình để chuyển tần số từ tần số tới tần số khác CHƯƠNG 1: NHỮNG ĐIỀU CƠ BẢN VỀ KỸ THUẬT DDS Tổng hợp tần số kỹ thuật sử dụng khối xử lý tín hiệu số để tạo tín hiệu đầu điều chỉnh tần số pha tham... tuần hoàn miền tần số Hơn dãy từ bị cắt bỏ dãy thực biến đổi fourier biểu diễn nửa số điểm tần số số điểm miền thời gian tính chất đối xứng miền tần số Do có 1024 tần số rời rạc, tần số tạo nên vệt... đơn giản nhất, tổng hợp tần số triển khai từ xung tham chiếu xác, đếm địa chỉ, nhớ đọc lập trình được, chuyển đổi D/A Hình 1: Sơ đồ tổng hợp tần số trực tiếp đơn giản Trong trường hợp này, thông