KT XUNG SỐ CD - Nguồn: BCTECH

- Mạch đếm hay còn gọi là bộ đếm là mạch điện số được xây dựng để tạo ra thay đổi tuần tự các tổ hợp trạng thái nhị phân theo một trình tự nào đó mỗi khi có một tín hiệu kích thích (xu[r]

(1)

0

ỦY BAN NHÂN DÂN TỈNH BR – VT

TRƢỜNG CAO ĐẲNG KỸ THUẬT CÔNG NGHỆ

GIÁO TRÌNH

MƠ ĐUN: KỸ THUẬT XUNG SỐ NGHỀ: ĐIỆN CÔNG NGHIỆP

TRÌNH ĐỘ: CAO ĐẲNG

Ban hành kèm theo Quyết định số: /QĐ-KTCN ngày….tháng….năm 2020 Hiệu trưởng trường Cao đẳng KTCN tỉnh BR – VT

Bà Rịa – Vũng Tàu, năm 2020

(2)

1

TUYÊN BỐ BẢN QUYỀN

Nhằm đáp ứng nhu cầu học tập nghiên cứu cho giảng viên sinh viên nghề điện tử trường Cao đẳng Kỹ thuật Công nghệ Bà Rịa – Vũng Tàu Chúng thực biên soạn tài liệu kỹ thuật xung sốnày

Tài liệu biên soạn thuộc loại giáo trình phục vụ giảng dạy học tập, lưu hành nội nhà trường nên nguồn thơng tin phép dùng nguyên trích dùng cho mục đích đào tạo tham khảo

(3)

2

LỜI GIỚI THIỆU

Trong chương trình đào tạo nghề Điện công nghiệp trường cao đẳng Kỹ Thuật Công Nghệ Bà Rịa Vũng Tàu mô đun môn học kỹ thuật xung số mô đun giữ vị trí quan trọng: rèn luyện tay nghề cho học sinh Việc dạy thực hành đòi hỏi nhiều yếu tố: vật tư thiết bị đầy đủ đồng thời cần giáo trình nội bộ, mang tính khoa học đáp ứng với yêu cầu thực tế

Nội dung giáo trình “kỹ thuật xung số” bao gồm bài: Bài 1: Tổng quan kỹ thuật xung

Bài 2: Mạch đa hài tự dao động Bài : Tổng quan kỹ thuật số Bài : Các cổng logic Bài : Biểu diễn hàm đại số logic Bài : Mạch mã hóa – giải mã Bài : Mạch đếm nhị phân Bài 8: Mạch ADC - DAC

Đã xây dựng sở kế thừa nội dung giảng dạy trường, kết hợp với nội dung nhằm đáp ứng yêu cầu nâng cao chất lượng đào tạo phục vụ nghiệp công nghiệp hóa, đại hóa đất nước,

Giáo trình biên soạn ngắn gọn, dễ hiểu, bổ sung nhiều kiến thức biên soạn theo quan điểm mở, nghĩa là, đề cập nội dung bản, cốt yếu để tùy theo tính chất ngành nghề đào tạo mà giảng viên tự điều chỉnh ,bổ xung cho thích hợp khơng trái với quy định chương trình đào tạo cao đẳng

Tuy tác giả có nhiều cố gắng biên soạn, giáo trình chắn khơng tránh khỏi thiếu sót, mong nhận tham gia đóng góp ý kiến đồng nghiệp chuyên gia kỹ thuật đầu ngành

Xin trân trọng cảm ơn!

Bà Rịa , ngày….tháng… năm 2020

Tham gia biên soạn:

(4)

3 MỤC LỤC

LỜI GIỚI THIỆU 2

BÀI 1: TỔNG QUAN VỀ KỸ THUẬT XUNG 8

1 Định nghĩa, tham số xung đơn dãy xung

1.1 Định nghĩa

1.2 Các thông số xung đơn dãy xung

2 Tác dụng mạch R-C xung 10

2.1 Mạch R-C với bước nhảy dương 10

2.2 Mạch R-C với bước nhảy âm 11

2.3 Mạch R-C với xung dương 12

3 Khảo sát dạng xung 13

3.1 Nội dung: 13

3.2 Tổ chức thực hiện: 13

3.3 Bảng thiết bị, vật tư 13

3.4 Quy trình thực 13

BÀI : MẠCH ĐA HÀI TỰ DAO ĐỘNG 16

1 Mạch dao động đa hài dùng Transistor 16

1.1 Sơ đồ nguyên lý 16

1.2 Nguyên lý làm việc 17

1.3 Lắp ráp mạch 18

2 Mạch dao động đa hài dùng cổng logic 20

2.1 Sơ đồ nguyên lý 20

3 Mạch dao động đa hài dùng IC 555 23

3.1 Giới thiệu IC555 23

CÂU HỎI ÔN TẬP 28

BÀI : TỔNG QUAN VỀ KỸ THUẬT SỐ 29

(5)

4

1.1 Khái niệm 29

1.2 Ưu nhược điểm kỹ thuật số so với kỹ thuật tương tự 31

2 Hệ thống số mã số 32

2.1 Hệ thống số thập phân 32

2.2 Hệ thống số nhị phân 32

2.3 Hệ thống số thập lục phân 35

2.4 Chuyển đổi hệ đếm 36

3 Đại số Bool hàm logic 39

3.2 Các phép tính biến logic 39

3.3 Các định luật đại số logic 40

3.4 Biến số hàm số đại số logic 41

BÀI : CÁC CỔNG LOGIC CƠ BẢN 45

1 Khái quát chung 45

2 Cổng NOT 46

2.1 Ký hiệu, nguyên lý hoạt động, bảng chân lý 46

2.2 Lắp ráp, khảo sát cổng NOT 46

3 Cổng OR 49

3.2 Lắp ráp, khảo sát cổng OR 49

4 Cổng AND 51

4.2 Lắp ráp, khảo sát cổng AND 51

5 Cổng NOR 52

5.2 Lắp ráp, khảo sát cổng NOR 53

6 Cổng NAND 54

6.2 Lắp ráp, khảo sát cổng NAND 55

BÀI 5: BIỂU DIỄN HÀM ĐẠI SỐ LOGIC 57

1 Biểu diễn bảng chân lý 57

(6)

5

2.2 Chuyển đổi từ bảng chân lý sang biểu thức đại số 58

3 Biểu diễn bảng các-nô 60

3.1 Khái quát chung 60

3.2 Chuyển đổi từ bảng chân lý sang bảng các-nô 60

3.3 Bài tập 61

4 Tối thiểu hàm đại số logic 62

4.1 Tối thiểu phương pháp đại số 62

4.2 Tối thiểu bảng các-nô 63

BÀI 6: MẠCH MÃ HÓA – GIẢI MÃ 66

1 Mạch mã hóa 66

1.2 Mạch mã hóa từ sang 70

2 Mạch giải mã 73

2.1.Khái quát chung 73

2.2 Mạch giải mã BCD sang thập phân 73

2.3 Mạch giải mã BCD sang Led đoạn 77

1 Mạch đếm không đồng 81

1.2 Mạch đếm tăng (4 bit) 82

2 Mạch đếm đồng 85

2.2 Mạch đếm tăng (4 bit) 86

2.3 Mạch đếm giảm (4 bit) 88

3 Lắp ráp, khảo sát mạch đếm dùng IC 89

3.1 Mạch đếm 10 89

3.4 Mạch đếm vòng (4 bit) 91

BÀI 8: MẠCH ADC – DAC 99

1 Mạch chuyển đổi số - tương tự ( DAC - Digital to Analog Converter ) 99

1.2 Mạch DAC điện trở hình T 100

(7)

6

2 Mạch chuyển đổi tương tự - số ( ADC - Analog to Digital Convert ) 104

2.1.Mạch điện ADC chuyển đổi song song 104

(8)

7

GIÁO TRÌNH MƠ ĐUN Tên mô đun: Kỹ Thuật Xung – Số

Mã mô đun: MĐ 29

*Vị trí, tính chất,ý nghĩa vai trị mơ đun: - Vị trí:

+ Mơ đun bố trí sau mơn học chung

+ Học trước môn học/ mô đun đào tạo chuyên ngành - Tính chất:

+ Là mơ đun tiền đề cho môn học chuyên ngành + Là mô đun tự chọn

- Ý nghĩa vai trò mơ đun: Giúp cho người học có khả lắp ráp, kiểm tra sửa chữa số mạch xung - số thường gặp thực tế

* Mục tiêu mô đun: - Về kiến thức:

+ Nhận biết ký hiệu, phân tích nguyên lí hoạt động bảng thật cổng lơgic

+ Trình bày cấu tao, nguyên lý mạch số thông dụng như: Mạch mã hóa-giải mã, mạch dồn kênh-phân kênh, mạch đếm, mạch ghi dịch, mạch chuyển đổi tín hiệu

+ Phát biểu khái niệm xung điện, thông số xung điện, ý nghĩa xung điện kỹ thuật điện tử

+ Trình bày cấu tạo mạch dao động tạo xung mạch xử lí dạng xung

- Về kỹ năng:

+ Lắp ráp, kiểm tra mạch số panel thực tế + Lắp ráp, kiểm tra mạch tạo xung xử lí dạng xung

- Về lục tự chủ trách nhiệm:

Người học có khả làm việc độc lập làm nhóm, có tinh thần hợp tác, giúp đỡ lẫn học tập rèn luyện, có ý thức tự giác, tính kỷ luật cao, tinh thần trách nhiệm cơng việc

(9)

8

BÀI 1: TỔNG QUAN VỀ KỸ THUẬT XUNG Giới thiệu:

Các tín hiệu điện có biên độ thay đổi theo thời gian chia làm hai loại tín hiệu liên tục tín hiệu gián đoạn Tín hiệu liên tục cịn gọi tín hiệu tuyến tính hay tương tự, tín hiệu gián đoạn cịn gọi tín hiệu xung số

Tín hiệu sóng sin xem tín hiệu tiêu biểu cho loại tín hiệu liên tục, ta tính biên độ thời điểm Ngược lại tín hiệu sóng vng xem tín hiệu tiêu biểu cho loại tín hiệu gián đoạn biên độ có hai giá trị mức cao mức thấp, thời gian để chuyển từ mức biên độ thấp lên cao ngược lại ngắn xem tức thời

Một chế độ mà thiết bị điện tử thường làm việc chế độ xung

Mục tiêu: * Kiến thức:

- Trình bày khái niệm xung điện, dãy xung

- Giải thích tác động linh kiện thụ động đến dạng xung * Kỹ năng:

- Đo, đọc thông số tín hiệu xung * Thái độ:

- Chủ động, sáng tạo trình học tập Nội dung:

1 Định nghĩa, tham số xung đơn dãy xung

1.1 Định nghĩa

Xung điện tín hiệu tạo nên thay đổi mức điện áp hay dòng điện khoảng thời gian ngắn

(10)

9

Hình 1.1: Xung đơn hình thang lý tưởng (a) xung thực tế (b) - Đối với xung điện áp đơn lý tưởng (hình a) ta có thơng số + Đáy xung: T2 [s] khoảng thời gian mức điện áp xung bắt đầu biến thiên tăng, giảm từ xung biến thiên trở

+ Đỉnh xung: T1 [s] khoảng thời gian tồn xung giá trị ổn định

+ Biên độ xung: Um [V] mức giá trị điện áp lớn mà xung đạt được, tính từ đáy xung đến đỉnh xung

+ Độ rộng sườn trước xung: ts1 [s] khoảng thời gian xung biến thiên từ giá trị đến đỉnh xung

+ Độ rộng sườn sau xung: ts2 [s] khoảng thời gian xung biến thiên từ giá trị đỉnh

- Trong thực tế, truyền xung qua mạch điện, ảnh hưởng thông số mạch điện nên xung khơng cịn giữ ngun hình dạng ban đầu mà bị biến dạng đi, vài thơng số xung khơng cịn giữ ngun chất xung lý tưởng cịn có thêm vài thơng số khác (hình b)

+ Độ sụt đỉnh xung : ΔU [V] mức điện áp chênh lệch đỉnh xung, nằm giá trị Um 0,9Um

+ Độ rộng sườn trước xung: ts1 [s] tính từ giá trị 0,1Um đến 0,9Um + Độ rộng sườn sau xung: ts2 [s] tính từ giá trị 0,9Um 0,1Um

+ Độ rộng xung: tx [s] khoảng thời gian tính hai thời điểm tương ứng với giá trị 0,5Um

(11)

10

Hình 1.2: Một số chuỗi xung

- Chu kỳ xung: T [s] khoảng thời gian lặp lại xung

- Tần số xung: fx [Hz] số chu kỳ lặp lại xung đơn vị thời gian giây, nghịch đảo chu kỳ xung fx = 1/T [1/s = 1Hz]

- Đối với chuỗi xung vng, cịn có thêm thông số + Thời gian tồn xung: ton [s]

+ Thời gian nghỉ xung: toff [s]

+ Độ rỗng xung (Q): tỉ số chu kỳ T độ rộng xung ton ; Q = T/ton + Hệ số đầy xung (η): Là nghịch đảo độ rỗng xung Q ; η = 1/Q = ton/T 2 Tác dụng mạch R-C xung

2.1 Mạch R-C với bước nhảy dương

(12)

11

- Giả sử thời điểm t = 0, điện áp U có bước nhảy dương từ 0V đến Um Vậy t ≥ ta có: uR + uC = Um

Với uR = iR i = CduC/dt phương trình cân điện áp thành: RC(duC/dt) + uC = Um

- Giải phương trình vi phân ta có:

uC(t) = Um(1 - e-t/RC )

Tích RC có thứ ngun thời gian giây (s), R tính Ω C tích Fara (F) thay tích số RC đại lượng τ (τ gọi số thời gian mạch R-C) Ta rút ra:

uR(t) = Um.e-t/τ i(t) = (Um/R).e-t/τ

Ta thấy điện áp tụ điện C tăng theo luật hàm mũ t = ∞ uC = Um Ngược lại, điện áp điện trở R dòng điện giảm theo luật hàm mũ, t = ∞ i(t) = 0, uR = 0, mạch đạt trạng thái dừng

- Về lý thuyết trình độ xẩy thời gian vô hạn thực tế, uC = 0,9Um UR = 0,1Um trình độ coi chấm dứt

- Thời gian độ : tqđ = 2,3τ = 2,3RC

- Ở t = τ3 coi uC ≈ Um i ≈ 0, uR ≈ Hằng số thời gian τ = RC mạch lớn thời gian độ kéo dài ngược lại

2.2 Mạch R-C với bước nhảy âm

Hình 1.4: Quá trình độ mạch R-C với bước nhảy âm

- Với bước phân tích giống dòng điện mạch đổi chiều dịng phóng tụ C Các giá trị uR uC xác định:

uC(t) = Um.e -t/τ

(13)

12 i(t) = - (Um/R).e-t/τ

Ta thấy điện áp tụ điện C giảm theo luật hàm mũ t = ∞ uC = Điện áp điện trở R giảm theo luật hàm mũ giá trị -Um, t = ∞ i(t) = 0, uR = 0, mạch đạt trạng thái dừng

- Về lý thuyết trình độ xẩy thời gian vô hạn thực tế, uC = 0,1Um UR = 0,1Um trình độ coi chấm dứt

- Thời gian độ : tqđ = 2,3τ = 2,3RC

- Ở t = τ3 coi uC ≈ i ≈ 0, uR ≈ Hằng số thời gian τ = RC mạch lớn thời gian độ kéo dài ngược lại

2.3 Mạch R-C với xung dương

Hình 1.5: Quá trình độ mạch với xung vuông

- Nếu đặt lên mạch R-C xung vng góc Q trình độ mạch xem xếp chồng hai trình ứng với hai bước nhảy:

+ Bước nhảy dương thời điểm t = t1 + Bước nhảy âm thời điểm t = t2

- Điện áp tụ C điện trở R có dạng hình vẽ

- Sự thay đổi điện áp hai phần tử (hình dạng điện áp) phụ thuộc vào số thời gian mạch (giá trị τ = RC)

+ Nếu τ ≤ tX /3 điện áp tụ C tăng nhanh đến Um, điện áp R giảm nhanh Độ dốc sườn xung C R tăng

(14)

13 3 Khảo sát dạng xung

3.1 Nội dung:

- Quan sát dạng xung xung vuông, xung tam giác, xung kim - Quan sát ảnh hưởng dạng nhiễu tín hiệu xung

- Đo, đọc thông số xung chu kỳ xung, độ rộng xung, độ nghỉ xung, độ rộng sườn trước, sườn sau xung

3.2 Tổ chức thực hiện:

Chia lớp thành nhóm với sinh viên/nhóm 3.3 Bảng thiết bị, vật tư

TT Thiết bị - Vật tƣ Thông số kỹ thuật Số lƣợng

1 Máy phát sóng tạo hàm 1máy / nhóm

2 Máy sóng tia 20 MHz 1máy / nhóm

3 Mạch R-C Nhiều giá trị C R / nhóm

4 Ổ tiếp nguồn 220V/5A bộ/ nhóm

Bảng1.1: Bảng thiết bị, vật tư khảo sát tín hiệu xung 3.4 Quy trình thực

- Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê

- Đấu nối mạch đo, quan sát dạng tín hiệu xung nhận máy sóng + Đấu nối đầu máy phát sóng với đầu vào CH1 CH2 máy sóng

+ Bật chế độ phát xung vuông

+ Điều chỉnh Volt-Disp, Time-Disp để có dạng sóng dễ quan sát + Bật chế độ phát xung tam giác

+ Điều chỉnh Volt-Disp, Time-Disp để có dạng sóng dễ quan sát + Bật chế độ phát xung vuông bậc thang

+ Điều chỉnh Volt-Disp, Time-Disp để có dạng sóng dễ quan sát

+ Đấu nối mạch R-C từ lối phát sóng với lối vào của máy sóng + Quan sát dạng sóng mạch hình máy sóng

(15)

14

+ Mỗi thực nghiệm với dạng xung, đo xác định xác thông số xung: Chu kỳ xung, độ rộng xung, độ nghỉ xung, biên độ xung tính tần số xung

CÂU HỎI ÔN TẬP VÀ BÀI TẬP 1 Cho mạch hình vẽ

R = 1KΩ, C =470pF Hãy xác định vẽ đồ thị Vi(t), Vc(t), Vr(t) cho trường họp sau:

a Vi(t) = 5.1(t) - 5.1( t-t0 ); t0 = 10μs; R1= ∞ ; E =

b Vi(t) = 5.1(t) - 5.1( t-t0 ); t0 = 10 μs; R1= 5,6 kΩ ; E = 2V c Vi(t) = 5.1(t) - 7.1( t-t0 ); t0 = 10 μs; R1= 5,6 kΩ ; E = 2V 2 Cho Vi hình vẽ

a Phân tích Vi thành tổng dạng hàm

b Khi đặt Vi ngõ vào mạch RC thông cao, xác định vẽ Vout T = RC/10

3 Cho mạch hình vẽ

(16)

15 t = : K sang vị trí số t = 30μs: K trở lại vị trí số Hãy xác định vẽ iL, VL bước sau

(17)

16

BÀI : MẠCH ĐA HÀI TỰ DAO ĐỘNG Giới thiệu:

Mạch đa hài tự dao động mạch phát xung vuông dạng xung rời rạc sử dụng nhiều thiết bị điện tử, đếm Bài trình bày cấu tạo, nguyên lý hoạt động mạch đa hài tự dao động trình tự phương pháp lắp ráp, đo đạc,kiểm tra sửa chữa mạch đa hài tự dao động

- Giải thích cấu tạo, nguyên lý hoạt động mạch đa hài tự dao động - Trình bày ứng dụng mạch đa hài tự dao động kỹ thuật * Kỹ năng:

- Lắp ráp, sửa chữa, đo kiểm mạch đa hài tự dao động yêu cầu kỹ thuật

* Thái độ:

1 Mạch dao động đa hài dùng Transistor

1.1. Sơ đồ nguyên lý.

(18)

17

- T1, T2 Transistor (n-p-n) đóng vai trị hai khóa điện tử đóng mở, mắc theo sơ đồ E chung Mạch gọi đối xứng nếu:

+ T1, T2 transistor loại, thông số (cùng mã số) + RC1 = RC2 = RC

+ R1 = R2 + C1 = C2

- RC1, RC2 hai điện trở tải cung cấp +Ecc cho cực C T1, T2 - R1, R2 hai điện trở định thiên cho cực B T1, T2

- C1, C2 hai tụ điện dẫn điện áp hồi tiếp từ điện áp cực C transistor trước cực B transistor, đồng thời đóng vai trị số thời gian mạch tức định thời gian lật trạng thái T1, T2

- URA1, URA2 hai điện áp đưa lấy từ cực C T1, T2 tương ứng 1.2 Nguyên lý làm việc

Nguyên lí hoạt động mạch tóm tắt sau: Việc hình thành xung vuông cửa thực sau khoảng thời gian τ1 = t1 - t0 (đối với cửa τ2 = t2 - t1 (với cửa 2) nhờ trình đột biến chuyển trạng thái sơ đồ thời điểm t0, t1, t2

Trong khoảng τ1 tranzito T1 khóa T2.mở Tụ C1 nạp đầy điện tích trước lúc t0 phóng điện qua T2 qua nguồn Ec qua R1 theo đường +C1 > T2 > R1 -> -C1 làm điện gực bazơ T1 thay đổi theo Đồng thời khoảng thời gian tụ C2 nguồn E nạp theo đường +E -> Rc -> T2 -> -E làm điện cực bazơ T2 thay đổi theo

Lúc t = t1 UB1 ≈ +0,6V làm T1 mở xảy q trình đột biến lần thứ nhất, nhờ mạch hói tiếp dương làm sơ đồ lật đến trạng thái T1 mở T2 khóa

(19)

18

Hình 2.2 : Dạng sóng điện áp mạch dao dộng đa hài dùng Transistor Các tham số chủ yếu xung vuông đầu xác định dựa việc phân tích nguyên lí vừa nêu ta thấy rõ độ rộng xung τ1 τ2 liên quan trực tiếp với số thời gian phóng tụ điện, C1 C2:

τ1 = RC.ln2 ≈ 0,7R1.C1 τ2 = R2C2.ln2 ≈ 0,7R2.C2

Nếu chọn đổi xứng R1 = R2; C1 = C2, T1 giống hệt T2 ta có τ1 = τ2 nhận sơ đồ đa hài đối xứng, ngược lại ta có đa hài khơng đối xứng Chu kỳ xung vng Tra = τ1 +τ2

Biên độ xung xác định gần giá trị nguồn Ecc cung cấp Để tạo xung có tần số thấp 1000Hz, tụ sơ đồ cần có điện dung lớn Cịn để tạo xung có tần số cao 10kHz ảnh hưởng có hại quán tính tranzito (tính chất tần số) làm xấu thông số xung vuông nghiêm trọng Do vậy, dải ứng dụng sơ đồ hình hạn chế vùng tần số thấp cao người ta đưa sơ đồ đa hài khác tạo xung có ưu sơ đồ dùng KĐTT

1.3 Lắp ráp mạch

1.3.1 Tổ chức thực hiện:

(20)

19

TT Thiết bị - Vật tƣ Thông số kỹ thuật Số lƣợng

1 Máy thực tập số ED-1100A 1máy / nhóm

2 Đồng hồ VOM Tiêu chuẩn đo lường VN

1máy / nhóm

Máy sóng tia 20 MHz 1máy /4

nhóm Transistor n-p-n C1815 tương

đương

2 / nhóm Điện trở RC1 = RC2, 2,2 KΩ - 0,5w / nhóm Điện trở R1= R2 33 KΩ - 0,5w / nhóm Tụ điện C1 ; C2 0,11µF -:-1µF / nhóm Dây cắm đấu nối bọc

nhựa

L=15cm; D=1mm / nhóm

Bảng 2.1 : Bảng thiết bị, vật tư lắp ráp mạch đa hài dùng transistor 1.3.3 Quy trình thực

 Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Kiểm tra đồng hồ VOM

- Kiểm tra số lượng, chất lượng linh kiện

 Lắp mạch

- Ráp linh kiện transistor, điện trở, tụ điện lên bảng mạch máy - Đấu nối linh kiện theo sơ đồ nguyên lý

- Đấu dây cấp nguồn +5VDC, GND cho mạch

- Nối kênh (CH1 CH2) máy sóng tới lối mạch

 Vận hành

- Bật khóa cơng tắc cấp nguồn

- Điều chỉnh tham số Volt-Disp Time-Disp máy sóng đề nhận dạng sóng dao động

- Quan sát nhận xét dạng sóng điện áp

- Lần lượt nối kênh CH1 máy sóng tới hai lối vào UBE1 UBE2 - Quan sát nhận xét dạng sóng điện áp

- So sánh với đồ thị dạng sóng theo lý thuyết 1.3.4 Kiểm tra đánh giá

(21)

20

Kiến thức Phân tích nguyên lí hoạt động mạch đa hài tự dao động dùng transistor 2 Kỹ

Lắp ráp, kiểm tra hoạt động mạch đa hài tự dao động yêu cầu kỹ thuật

6

Thái độ

- Chủ động, sáng tạo trình học tập - Đảm bảo an toàn cho người thiết bị - Tổ chức nơi làm việc khoa học, gọn gàng

2

2 Mạch dao động đa hài dùng cổng logic

2.1 Sơ đồ nguyên lý

Hình 2.3: Sơ đồ nguyên lý mạch dao dộng đa hài dùng cổng NOR

- Mạch sử dụng phần tử NOR Các cổng logic NOR hoạt động khóa chuyển mạch điện tử đóng mở Khi đầu mức cao tương đương với chuyển mạch nối đầu lên +Ucc, đầu mức thấp tương đương với chuyển mạch nối đầu với 0V (GND)

- Hai đầu vào NOR-1 NOR-2 đấu nối với thành lối vào hoạt động cổng NOT

- Điện áp đưa (U20) lấy đầu NOR-2 đồng thời đưa phần tín hiệu trở đầu vào NOR-1 (U11) thông qua tụ C

- Điện trở R tụ C tạo thành mạch thời định thời gian lật trạng thái mạch

- U điện áp chung đầu NOR-1 điện áp NOR-2

2.2 Nguyên lý làm việc.

(22)

21

- Xét trạng thái mạch thời điểm t1nào U11 mức điện áp

lớn mức điện áp ngưỡng (Ung) mức điện áp phân chia hai mức cao (H) thấp (L) đặc trưng cho mức logi1 logic0 cổng logic > U11 > Ung > U11 = H = > U = L = > U20 = H = Ở đây, ta coi U20 = H = logic1 = +Ucc ; U = L = logic0 = 0V

- Giữa U với U11 có mối liên hệ với thơng qua điện trở R, U = 0V (nối với GND) U11 giảm dần 0V

- Trong trình giảm, U11 giảm Ung (thời điển t2) nhận mức

logic0 > U11 = L = 0, U nhận mức logic1 > U = H = Điều có nghĩa điện áp U tăng đột ngột từ 0V lên điện áp nguồn +Ucc > Điện áp U20 đột ngột giảm từ +Ucc 0V

- Sự giảm đột ngột U20 truyền U11 thơng qua tụ C làm U11 giảm 0V

- Sau thời điểm t2 , tụ C bắt đầu nạp điện +Ucc > đầu NOR-1 > R > C

> đầu NOR-2 > GND Điện áp tụ C tăng dần áp U11 tăng dần

- Tại thời điểm t3 , giá trị U11 đạt tới giá trị Ung, nhận mức logic1

> U11 = H = , U nhận mức logic0 > U = > U20 = H = 1, tuC bắt đầu q trình phóng điện (+C > R > đầu NOR-1 > nguồn > đầu NOR-2 > -C ) Ngay thời điểm đầu dịng phóng tụ qua R lớn khiến điện áp U11 tăng đột biến sau giảm dần theo thời gian Q trình tiếp diễn sau lại lặp lại xét thời điểm ban đầu

- Kết luận: Mạch ln có thay đổi trạng thái nối tiếp nhau, U20 liên tục lật trạng thái kết ta thu đầu chuỗi xung vuông

- Đồ thị thời gian

(23)

22

- Chu kỳ lặp T xung đầu U20 phụ thuộc vào số thời gian phóng nạp tụ C tức phụ thuộc vào trị số R C Để điều chỉnh tần số xung đầu ra, người ta thường sử dụng R biến trở

- Giá trị Ung thay đổi ảnh hưởng đến độ rộng hẹp xung đầu ra, cịn chu kỳ lặp khơng đổi

- Nếu giá trị Ung = 1/2 điện áp nguồn T1 = T2 - Chu kỳ xung đầu tính: T ≈ 1,4 RC

Chia lớp thành nhóm với sinh viên/nhóm 2.3.2 Bảng thiết bị, vật tư

1 Máy thực tập số ED-1100A 1máy /

nhóm IC số cổng NOR 7402 tương đương IC/ nhóm

3 Biến trở VR (R) 10KΩ

4 Tụ điện C 10µF

3 Dây cắm đấu nối bọc nhựa

4 Ổ tiếp nguồn 220V/5A bộ/

nhóm

 Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê

 Phân định sử dụng cổng logic IC

 Lắp mạch

- Ráp linh kiện IC, VR, C lên bảng mạch máy - Đấu nối linh kiện theo sơ đồ nguyên lý

- Đấu dây cấp nguồn +5VDC, GND cho mạch

 Vận hành

- Bật khóa cơng tắc cấp nguồn

- Quan sát đèn LED chớp nháy báo tín hiệu lối U20 - Điều chỉnh VR để thay đổi tần số xung

2.3.4 Kiểm tra đánh giá

(24)

23

Kiến thức Phân tích nguyên lí hoạt động mạch đa hài tự dao động dùng cổng logic 2 Kỹ

Lắp ráp, kiểm tra hoạt động mạch đa hài tự dao động yêu cầu kỹ thuật

6

Thái độ

2

3 Mạch dao động đa hài dùng IC 555

3.1 Giới thiệu IC555

- IC555 loại linh kiện phổ biến với việc dễ dàng tạo xung vng thay đổi tần số tùy thích, sơ đồ mạch đơn giản, điều chế độ rộng xung Nó ứng dụng hầu hết vào mạch tạo xung đóng cắt mạch dao động khác

- Một số thơng số 555 có thị trường :

+ Điện áp nguồn cấp : (2-:- 18)VDC ( Tùy loại 555 : LM555, NE555, NE7555 )

+ Dòng điện cung cấp : 6mA - 15mA + Điện áp logic mức cao : 0.5 - 15V + Điện áp logic mức thấp : 0.03 - 0.06V + Công suất lớn : 600mW

- Các dạng hình dáng 555 thực tế:

(25)

24 - Chức chân 555

+ Chân số 1(GND): chân nối đất hay chân gọi chân chung

+ Chân số 2(TRIGGER): Đây chân đầu vào thấp điện áp so sánh dùng chân chốt hay ngõ vào tầng so áp.Mạch so sánh với mức điện áp chuẩn 2/3Vcc

+ Chân số 3(OUTPUT): Chân chân dùng để lấy tín hiệu logic Trạng thái tín hiệu xác định theo mức 1 mức cao tương ứng với gần Vcc (PWM=100%) mức tương đương với 0V mà thực tế mức không 0V mà ≈ (0.35 ->0.75V)

+ Chân số 4(RESET): Dùng lập định mức trạng thái Khi chân số nối masse ngõ mức thấp Cịn chân nối vào mức áp cao trạng thái ngõ tùy theo mức áp chân 6.Nhưng mà mạch để tạo dao động thường hay nối chân lên VCC

+ Chân số 5(CONTROL VOLTAGE): Dùng làm thay đổi mức áp chuẩn IC 555 theo mức biến áp hay dùng điện trở cho nối GND Chân khơng nối mà để giảm trừ nhiễu người ta thường nối chân số xuống GND thông qua tụ điện từ 0.01uF đến 0.1uF tụ lọc nhiễu giữ cho điện áp chuẩn ổn định

+ Chân số 6(THRESHOLD) : chân đầu vào so sánh điện áp khác dùng chân chốt

+ Chân số 7(DISCHAGER) : xem chân khóa điện tử chịu điều khiển mức logic chân Khi chân mức áp thấp khóa đóng lại, ngược lại mở Chân tự nạp xả điện cho mạch R-C lúc IC 555 dùng tầng dao động

+ Chân số (Vcc): Chân cung cấp áp dòng cho IC hoạt động Điện áp cấp từ 2V >18V (Tùy loại 555 thấp NE7555)

(26)

25

Hình 2.6 : Sơ đồ nguyên lý mạch dao động dùng IC 555

- Điện trở R1, R2 tụ C1 mạch thời hằng, cấp nguồn ln có q trình phóng nạp điện tụ C1 Thời gian phóng nạp tụ C1 phụ thuộc vào giá trị R1, R2 tụ C1

- Tụ C2 giúp cho mạch hoạt động ổn định

- Nguồn cấp cho mạch tùy thuộc thực tế, lấy phạm vi từ (5-:-15)VDC - Chân số chân đưa điện áp dao động xung tải Chu kỳ xung đầu thời mạch định

3.3 Nguyên lý làm việc

- Khi cấp nguồn cho mạch, mạch xảy trình phóng nạp điện tụ C1

+ Đường nạp: +VCC > R1 > R2 > C1 >GND

+ Đường phóng: Má (+) C1 > R2 > chân7 > qua mạch bên IC > GND > má (-)C1

- Trong q trình phóng nạp C1, mức điện áp chân thay đổi

theo mức điện áp tụ C1 thông qua mạch so áp bên IC để tạo ngưỡng lật trạng thái mức điện áp đầu chân số

+ Khi tụ C1 nạp, mức điện áp C1 tăng dần đạt tới ngưỡng lật, làm chân số lật trạng thái từ mức thấp lên mức cao Khi chân lên mức điện áp cao, đóng mạch để chân tiếp mát (GND), tụ C1 phóng điện

(27)

26

+ Q trình phóng nạp cho tụ liên tiếp xảy mạch với diễn biến lặp lặp lại Kết mức điện áp trân số liên tục lật trạng thái cho xung vuông

- Thời gian xung tồn mức cao phụ thuộc vào thời gian nạp cho tụ C1 Ton = 0,69.(R1 + R2).C1

- Thời gian xung tồn mức thấp phụ thuộc vào thời gian phóng tụ C1 Toff = 0,69.R2.C1

- Chu kỳ xung đầu : T = Ton + Toff

= 0,69.(R1 + R2).C1 + 0,69.R2.C1 = 0,69 (R1 + 2R2).C1

- Tần số xung đầu ra:

- Để điều chỉnh tần số xung đầu ra, người ta thường thay R1 biến trở VR

Một số thông số mạch dao động 555

C1 R1 = 1k R2 = 6k8

R1 = 10k

R2 = 68k

R1 = 100k

R2 = 680k

0.001µ 100kHz 10kHz 1kHz

0.01µ 10kHz 1kHz 100Hz

0.1µ 1kHz 100Hz 10Hz

1µ 100Hz 10Hz 1Hz

10µ 10Hz 1Hz 0.1Hz

Bảng 2.3 : Bảng quan hệ số giá trị R1, R2, C1 với tần số xung

Triển khai thực hành lắp ráp mạch với sinh viên 3.4.2 Bảng thiết bị, vật tư

1 Máy sóng hai tia 20MHz 1máy/8 SV

(28)

27

3 Bộ nguồn chiều U = (0 -:- 30)VDC/2A 1máy/8 SV IC dao động 555 LM555 tương đương

5 Đế cắm IC Đế chân / hàng

6 Điện trở R1 3,3 KΩ - 0.25W

7 VR 10 KΩ - 0.5W

8 Điện trở R3 KΩ - 0.5W

9 Tụ điện C1 10 µF - 16V

10 Tụ C2 0.01 µF - 16V

11 LED màu 150mA

12 Bảng mạch đa (8 x 12) cm 13 Thiếc hàn, nhựa thông Thiếc dây 0.2 x 1m

14 Mỏ hàn xung 75W/220V

15 Dây nối mạch tráng thiếc

0.1cm x 1m

 Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Kiểm tra hoạt động máy sóng, đồng hổ VOM

- Kiểm tra số lượng chất lượng linh kiện, vật tư

 Thiết kế mạch lắp ráp

- Tìm hiểu kích thước bảng mạch lắp ráp kích thước thực tế linh kiện có sơ đồ để phân bổ vị trí linh kiện cho hợp lý

(29)

28

- Vẽ ký hiệu linh kiện theo xếp tương ứng với mặt bảng mạch, ý đến vị trí chân IC555 cực tính tụ điện

- Vẽ sơ đồ dây kết nối linh kiện mặt bảng mạch

- Nên biểu diễn hai màu sắc khác để phân biệt mạch dây bên bảng mạch phần linh kiện phía bảng mạch (như hình vẽ trên)

 Lắp mạch

- Xác định vị trí linh kiện lắp ráp sơ đồ - Uốn chân linh kiện yêu cầu kỹ thuật - Lắp hàn đế IC, R1 , R3 , C2

- Lắp hàn LED, C1, VR - Hàn dây mạch

- Cát chân limh kiện

 Kiểm tra

- Kiểm tra chất lượng mối hàn

- Đo kiểm tra độ tiếp thông mạch chập mạch

 Vận hành

- Lắp IC vào vị trí đế cắm

- Cấp nguồn chiều U = 9VDC - Quan sát đèn báo LED

- Điều chỉnh VR để nhận tần số xung ≈ 1Hz - Đo kiểm tra xung máy sóng

3.4.4 Kiểm tra đánh giá

Mục tiêu Nội dung Điểm

Kiến thức Phân tích nguyên lí hoạt động mạch đa hài tự dao động dùng IC555 2 Kỹ Lắp ráp, kiểm tra hoạt động

mạch dao động đa hài dùng IC555 yêu 6 Thái độ

2

CÂU HỎI ƠN TẬP

Câu 1: Trình bày cấu tạo, sơ đồ chân chức chân IC555? Câu 2: Trình bày phương pháp đo kiểm tra IC555?

(30)

29

BÀI : TỔNG QUAN VỀ KỸ THUẬT SỐ *Giới thiệu

Trong khoa học, công nghệ hay sống đời thường, ta thường xuyên phải tiếp xúc với số lượng Số lượng đo, quản lý, ghi chép, tính toán nhằm giúp cho xử lý, ước đoán trở nên phức tạp

- Có cách biểu diễn số lượng:

Dạng tương tự (Analog) Dạng số (Digital) Dạng tương tự:

Ví dụ: Nhiệt độ, tốc độ, điện đầu micro… Là dạng biểu diễn với biến đổi liên tục giá trị

 Dạng số:

Ví dụ: Thời gian đồng hồ điện tử Là dạng biểu diễn giá trị thay đổi nấc rời rạc

Mục tiêu: *Kiến thức

- Trình bày khái niệm mạch tương tự mạch số - Trình bày cấu trúc hệ thống số mã số

- Trình bày định luật bản, biểu thức toán học đại số logic * Kỹ năng:

- Chuyển đổi số đếm hệ đếm với * Thái độ:

1 Khái quát chung

1.1 Khái niệm

1.1.1 Tín hiệu

Tín hiệu nói chung đại lượng vật lý chứa đựng thơng tin hay liệu truyền

Tín hiệu điện nói riêng đại lượng vật lý điện (điện áp, dòng điện) chứa đựng thơng tin hay liệu truyền với khoảng cách qua dây dẫn điện qua xạ sóng điện từ khơng gian tự

1.1.2 Tín hiệu tương tự

(31)

30

Hình 3.1 Dạng tín hiệu tương tự (Analog) 1.1.3 Hệ thống thông tin tương tự

Là tập hợp thiết bị, đường truyền dẫn kết nối với nhằm mục đích truyền đưa tín hiệu dạng tương tự từ điểm đến điểm khác qua khoảng cách

1.1.4 Tín hiệu số

Là dạng tín hiệu có biên độ (điện áp, dịng điện) qui hai mức giá trị hữu hạn mức cao (H-high) mức thấp (L-low) tương ứng với hai giá trị số nhị phân "0" "1", chúng loại tín hiệu có biên độ biến thiên rời rạc theo thời gian

Hình 3.2: Dạng tín hiệu số 1.1.5 Hệ thống thơng tin số

Hiểu cách chung nhất, hệ thống thông tin số tập hợp thiết bị, đường truyền dẫn kết nối với nhằm mục đích truyền đưa tín hiệu dạng số từ điểm đến điểm khác qua khoảng cách

Nguồn tin tương tự

Xử lý tín hiệu tương

tự

Cơng xuất phát

Thu tín hiệu Xử lý tín

hiệu tương tự Thiết bị

nhận tin

(32)

31

Để sử dụng hệ thồng kỹ thuật số đầu vào đầu dạng tương tự ta cần thực bước sau đây:

- Biến đổi đầu vào tương tự thành dạng số - Xử lý thông tin số

- Biến đổi đầu dạng số lại tương tự

1.2 Ƣu nhƣợc điểm kỹ thuật số so với kỹ thuật tƣơng tự

Mạch số có nhiều ưu điểm so với mạch tương tự mạch số ngày có nhiều ứng dụng ngành điện tử, hầu hết lĩnh vực khác

1.2.1 Một số ưu điểm kỹ thuật số: - Thiết bị số dễ thiết kế

- Thông tin lưu trữ truy cập dễ dàng nhanh chóng - Tính xác độ tin cậy cao

- Có thể lập trình hoạt động hệ thống kỹ thuật số - Mạch số bị ảnh hưởng bị nhiễu

- Nhiều mạch số tích hợp chíp IC - Tự phát sai sửa sai

1.2.2 Nhược điểm kỹ thuật số

Hầu hết đại lượng vật lý có chất tương tự đại lượng thường đầu vào đầu hệ thống theo dõi, xữ lý điều khiển Như muốn sử dụng kỹ thuât số làm việc với đầu vào đầu dạng tương tự ta phải thực chuyển đổi từ tương tự sang số sau lại chuyển đổi từ số sang tương tự, nhược điểm lớn kỹ thuật số

Nguồn tin

tương tự Chuyển đổi AD

Xử lý tín hiệu

số

Cơng

xuất phát Đường truyền dẫn

(33)

32 2 Hệ thống số mã số

2.1 Hệ thống số thập phân

Hệ thập phân – hay gọi hệ đếm số 10 Bao gồm 10 chữ số đếm (ký tự đếm) 0, 1, 2, 3, 4, 5, 6, 7, 8, Sử dụng chữ số đếm ta biểu thị đại lượng

Hệ thập phân hệ thống theo vị trí giá trị chữ số dãy số phụ thuộc vào vị trí

Ví dụ: xét số thập phân 345 Chữ số biểu thị trăm, biểu thị chục, đơn vị Xét chất, mang giá trị lớn ba chữ số, gọi chữ số có nghĩa lớn (MSD - Most Significant Digit) Chữ số mang giá trị nhỏ nhất, gọi chữ số có nghĩa nhỏ (LSD - Least Significant Digit)

Để diển tả số thập phân lẻ người ta dùng dấu chấm thập phân để chia phần nguyên phần phân số

Ý nghĩa số thập phân mô tả sau:

Ví dụ 1: Số 435.568

435.568 = 4x102 + 3x101 + 5x100 + 5x10-1 + 6x10-2 + 8x10-3 2.2 Hệ thống số nhị phân

a Đặc điểm

Hệ nhị phân – hay gọi hệ đếm số Bao gồm chữ số đếm (ký tự đếm) 0, 1,

Trong hệ thống nhị phân (Binary system) có hai giá trị số Nhưng biểu diễn đại lượng mà hệ thập phân hệ hệ thống số khác biểu diễn được, nhiên phải dùng nhiều số nhị phân để biểu diễn đại lượng định

(34)

33

Ý nghĩa số nhị phân mô tả sau:

Để tìm giá trị thập phân tương đương ta việc tính tổng tích số (0 hay 1) với giá trị vị trí

Ví dụ :

1100101 = (1x 23) + (1x 22) + (0x21) + (0x20) + (1x2-1) + (0x2-2) + (1x 2-3) = + + + + 0.5 + + 0.125

= 12.625 b Các qui ước

Một số số nhị phân gọi bit (Binary Digital) Bit đầu (hàng tận bên trái) có giá trị cao gọi MSB (Most Significant Bit – bit có nghĩa lớn nhất), bit cuối (hàng tận bên phải) có giá trị nhỏ gọi LSB (Least Significant Bit – bit có nghĩa nhỏ nhất)

Số nhị phân có bit gọi byte, số nhị phân có bit gọi nipple Một nhóm bit nhị phân nói chung gọi word (từ) thường dùng để số có 16 bit, số 32 bit gọi doubleword, 64 bit gọi quadword

Để thuận tiện cho việc chuyển đổi số ta cần phải biết số lũy thừa nguyên Lũy thừa 210

= 1024 gọi tắt 1K (đọc K hay kilo), ngôn ngữ nhị phân 1K 1024 1000 Những giá trị lớn như:

211 = 21 10 = 2K 212 = 22 210 = 4K

220 = 210 210 = 1K 1K = 1M (Mega) 224 = 24 220 = 1M = 4M

230 = 210 220 = 1K 1M = 1G (Giga) 232 = 22 230 = 4.1G = 4G

(35)

34

Tín hiệu số mức điện áp qui định thông dụng biểu thị thông qua biểu đồ thời gian Biểu đồ thời gian dùng để biểu diễn thay đổi biên độ tín hiệu số theo thời gian, đặc biệt biểu diển hai hay nhiều tín hiệu số mạch điện hay hệ thống

(36)

35 2.3 Hệ thống số thập lục phân

Hệ thống số thập lục phân sử dụng số 16, nghĩa có 16 ký số Hệ thập lục phân dùng ký số từ đến cộng thêm chữ A, B, C, D, E, F Mỗi ký số thập lục phân biểu diễn nhóm ký số nhị phân

Ý nghĩa hệ thống số thập lục phân mô tả bảng sau:

Mối quan hệ hệ thống thập lục phân, thập phân nhị phân trình bày bảng sau:

(37)

36

2.4 Chuyển đổi hệ đếm

a Chuyển đổi từ hệ thập phân sang hệ nhị phân

Dùng phương pháp lặp lại liên tục phép chia cho ghi lại số dư sau lần chia thu thương số Kết nhị phân hình thành cách viết số dư theo chiều từ lên, bắt đầu số MSB cuối số LSB Ví dụ 1:

Ví dụ 2:

(38)

37

b Chuyển đổi từ hệ nhị phân sang hệ thập phân Tổng quát :

Chuyển đổi số nhị phân Kn-1Kn-2………K2K1K0 sang số thập phân

Kn-1Kn-2.…K2K1K0 = Kn-1.2n-1 + Kn-2.2n-2 +…+ K2.22 + K1.21 + K0.20

Ví dụ : Chuyển đổi số nhị phân 01011100 sang số thập phân 01011100(2) = 0.2

7

+ 1.26 + 0.25 + 1.24 +1.23 + 1.22 + 0.21 + 0.20 = 92(10) Ví dụ : Chuyển đổi số nhị phân 10011010 sang số thập phân

10011010(2) = 1.27 +0.26 +0.25 + 1.24 +1.23 + 0.22 + 1.21 + 0.20 = 154(10) c Chuyển đổi từ hệ thập phân sang hệ thập lục phân

Tương tự cách đổi từ thập phân sang nhị phân, đổi từ thập phân sang thập lục phân ta dùng cách lặp lại phép chia cho 16 lấy số dư phép chia

(39)

38

d Chuyển đổi từ hệ thập lục nhị phân sang hệ thập phân

Một số thập lục phân đổi thành số thập phân tương đương dựa vào liệu vị trí ký số thập lục phân có trọng số lũy thừa 16 LSD có trọng số 160, ký số thập lục phân vị trí có số mũ tăng lên Q trình chuyển đổi sau:

Ví dụ : Đổi số thập lục phân 456(16) sang số thập phân 456(16) = 4.16

2

+ 5.161 + 6.160

= 4.256 + 5.16 + 6.1 = 1024 + 80 + = 1110(10)

Ví dụ : Đổi số thập lục phân 4BE16 thành số thập phân 4BE16 = 4.16

2

+ B.161 + E.160 = 4.162 + 11.161 + 14.160 = 1024 + 176 + 14 = 121410

e Chuyển đổi từ hệ thập lục phân sang hệ nhị phân

Cách đổi từ số thập lục phân sang số nhị phân giống đổi từ bát phân sang nhị phân, nghĩa ký số thập lục phân đổi sang giá trị nhị phân bit tương đương

Ví dụ: Đổi số 8D2(16) sang số nhị phân

f Chuyển đổi từ hệ nhị phân sang hệ thập lục phân

Để đổi từ số nhị phân sang thập lục phân ta làm ngược lại cách đổi từ thập lục phân sang nhị phân Nghĩa ta nhóm thành nhóm bit, nhóm đổi sang ký số thập lục phân tương đương Số thêm vào để hoàn chỉnh bit cuối

(40)

39 3 Đại số Bool hàm logic

3.1.Khái niệm

Hàm số biến số môn đại số logic khác với hàm số biến số môn đại số thơng thường bao gồm hai giá trị "0" "1" thường gọi logic0 logic1

Biểu thức tổng quát

Y = f (x1 ; x2 ; …xn) Y: Hàm số logic; Y= {0 ;1} x1 ; x2 ; …xn : Các biến logic ; xi = {0 ;1}

3.2 Các phép tính biến logic Có phép tính biến logic

- Phép hội (phép nhân logic) - Phép tuyển (phép cộng logic) - Phép phủ định

a Phép hội (phép nhân logic)

Gọi x1 ; x2 hai biến số logic, hàm số logic y thực phép hội hai biến logic x1 ; x2 có biểu thức:

y = x1 Λ x2 = x1 x2 = x1x2

Biểu diễn giản đồ Venn Trong tập không gian S với Smax=1 có chứa x1 x2 Giá trị y khoảng giao x1 x2

(41)

40 b Phép tuyển (phép cộng logic)

Gọi x1 ; x2 hai biến số logic, hàm số logic y thực phép tuyển hai biến logic x1 ; x2 có biểu thức:

y = x1 V x2 = x1 +

Biểu diễn giản đồ Venn Trong tập khơng gian S với Smax=1 có chứa x1 x2 Giá trị y bao gồm x1 x2

c.Phép phủ định :

Gọi x biến số logic, hàm số logic y thực phép phủ định biến logic x biểu thức:

Biểu diễn giản đồ Venn Trong tập không gian S với Smax=1 có chứa x Giá trị y nằm ngồi x tập S

Trình tự phép toán: Phép phủ định – Phép hội – Phép tuyển

3.3 Các định luật đại số logic

(42)

41 c Luật phân bố

d Luật ghim

e Luật đồng

f Luật hoàn nguyên g Định luật Demorgan

h Luật phủ định

i.Qui tắc tính với hàng số "0" "1"

Các định luật nêu dùng nhằm để đơn giản (tối thiểu hóa) biểu thức đại số logic

3.4 Biến số hàm số đại số logic

a Khái quát chung

Biểu thức hàm đại số logic : Y=f(X1, X2, ,Xn)

- Trong X1, X2, ,Xn biến logic (n biến) Mỗi biến nhận hai giá trị "0" "1" hay viết Xi = [ 0; 1]

- Hàm Y nhận hai giá trị "0" "1" > Y = [ 0; 1] b Biến số logic

Ta xét mối quan hệ số lượng biến (n) có hàm logic với số lượng tổ hợp biến phân biệt (N) chúng

(43)

42

* Xét hàm biến → n = → biểu thức hàm Y = f(x1, x2) → Có tổ hợp giá trị phân biệt biến x1, x2 {00, 01, 10, 11} → N = = 22

* Xét hàm biến → n = → biểu thức hàm Y = f(x1, x2, x3) → Có tổ hợp giá trị phân biệt biến x1, x2, x3 {000, 001, 010, 011, 100, 101, 110, 111} → N = = 23

* Tổng quát: Xét hàm n biến → biểu thức hàm Y = f(x1, x2, ,xn) → Có 2n tổ hợp giá trị phân biệt n biến x1, x2, x3 xn

Vậy hàm logic có n biến ta có 2n

tổ hợp biến phân biệt c Hàm số logic

Xét quan hệ số lượng biến (n) có hàm logic với số lượng hàm logic có tính phân biệt (M)

* Xét hàm biến → n = → biểu thức hàm Y = f(x) Ta có:

Biến Hàm

x

Biểu thức hàm Tên hàm

f0(x) 0 Y = Hàm số

f1(x) Y = x Hàm theo biến x

f2(x)

1 Y = x Hàm phủ định biến x

f3(x) 1 Y = Hàm số

Như vậy, hàm biến ta xây dựng hàm có tính chất riêng biệt → M = = 22

(44)

43

Như vậy, hàm biến ta xây dựng 16 hàm có tính chất riêng biệt → M = 16 = 42

= 222

* Tổng quát : Đối với hàm có n biến ta xây dựng 222 hàm có tính chất riêng biệt

Câu hỏi Bài tập:

1 Biến đổi số nhị phân sau sang thập phân: a) 101102

b) 100011012 c) 11110101112 d) 101111112 e) 1001000010012 f) 1100011012

2 Biến đổi số thập phân sau số nhị phân:

a) 37 b) 14 c) 189

d) 205 e) 2313 f) 511

3 Biến đổi số thập lục phân sau sang nhị phân:

a) 478 b) 238 c) 1708

(45)

44

a) 111 b) 97 c) 234

d) 45 e) 3214 f) 517 Biến đổi số thập phân sau sang thập lục phân:

a) 22 b) 321 c) 2007

d) 123 e) 4234 f) 517

Hãy chuyển đổi mã số sau:

a Từ mã Binary sang Hexadecimal: 1110010112 b.Từ mã Hexadecimal sang Octal: EDH

c.Từ mã Decimal sang Octal: 6710 d.Từ mã Decimal sang Binary: 4910 e.Từ mã Decimal sang BCD: 7610 f Hãy tìm số bù của: (-12)

7 Mã hóa số thập phân dùng mã BCD :

(46)

45

BÀI : CÁC CỔNG LOGIC CƠ BẢN *Giới thiệu:

Trong kỹ thuật điện tử người ta dùng linh kiện điện tử cần thiết kết nối với theo quy luật định tạo nên phần tử từ hình thành mạch chức phức tạp Những phần tử gọi cổng logic

Một cổng logic bao gồm hay nhiều ngõ vào có ngõ ngõ vào ngõ biểu thị mối quan hệ với biểu diễn qua số nhị phân 1.Xét mức điện áp đặc trưng cho điện áp thấp đặc trưng cho điện áp cao cổng logic bao gồm cổng sau Mục tiêu:

* Kiến thức:

- Giải thích khái niệm cổng logic

- Nhận biết ký hiệu, phân tích nguyên lí hoạt động bảng chân lý cổng lôgic

* Kỹ năng:

- Lắp ráp, kiểm tra hoạt động cổng logic * Thái độ:

1 Khái quát chung

Mọi hàm logic mô tả sơ đồ mạch điện tương ứng Các sơ đồ gọi mạch logic Trong thực tế kỹ thuật, người ta đưa nghiên cứu số hàm logic có tính chất đặc trưng gọi hàm logic bản, tương ứng với hàm logic mạch điện logic hay gọi phần tử logic bản, cổng logic

Ký hiệu cổng logic nói lên chức logic mà khơng nói lên cấu trúc bên mạch Mỗi cổng logic có một vài lối vào thường có lối

(47)

46 2 Cổng NOT

2.1 Ký hiệu, nguyên lý hoạt động, bảng chân lý

2.1.1 Khái niệm: Là mạch thực chức phép phủ định logic

2.1.2 Ký hiệu

2.1.3 Hoạt động

Nếu đầu vào mạch có tín hiệu (logic1) đầu khơng có tín hiệu (logic0) ngược lại

2.1.4 Bảng chân lý

Hình 4.1: Ký hiệu, bảng chân lý cổng NOT

2.2 Lắp ráp, khảo sát cổng NOT

2.2.1 Nội dung:

- Tìm hiểu chức năng, tính kỹ thuật máy thực tập số ED-1100A - Làm quen nhận dạng IC số chứa cổng NOT

- Các ký hiệu thông dụng mạch logic

- Lắp mạch, khảo sát nguyên lý hoạt động cổng NOT

- Lập bảng chân lý mô tả hoạt động cổng NOT theo mức điện áp lối vào/ra

- So sánh với bảng chân lý theo lý thuyết mô tả 2.2.2 Tổ chức thực hiện:

TT Thiết bị - Vật tƣ Thông số kỹ thuật Số lƣợng

2 IC số chứa cổng NOT IC 7404 IC/ nhóm Dây cắm đấu nối bọc nhựa L=15cm; D=1mm / nhóm

(48)

47 2.2.4 Quy trình thực

- Tìm hiểu chức năng, tính kỹ thuật máy thực tập số ED-1100A

Hình 4.2: Cấu trúc bảng mặt máy thực tập số ED-1100A * Khu vực cắm linh kiện: Bảng cắm linh kiện bao gồm phần độc lập

+ Phần A D gồm hai hàng lỗ cắm liên thông theo chiều ngang dùng để cấp nguồn cấp tín hiệu

+ Phần B C gồm hàng lỗ cắm liên thông theo chiều dọc dùng để cắm IC linh kiện phối hợp R; C Vị trí cắm IC vùng có đánh dấu vạch đen với chân số dấu chấm

* Khu vực cấp tín hiệu:

+ jắc cấp mức điện áp A, B, C, D kèm công tắc gạt lên xuống Công tắc gạt lên tương ứng với cấp mức điện áp cao (H), công tắc gạt xuống tương ứng với cấp mức điện áp thấp (L)

+ jắc cấp tín hiệu kích thích tương ứng với sườn dương sườn âm xung với thời điểm kích thích qua công tắc nhấn

+ jắc cấp dao động xung vuông tương ứng 1Hz; 10Hz; 1KHz * Khu vực hiển thị:

(49)

48

* Linh kiện hỗ trợ: Biến trở 100KΩ Công tắc nhấn loại thường hở (K) * Nguồn cấp: +5VDC; -5VDC, GND

- Tìm hiểu IC số chứa cổng NOT (IC 7404)

Hình 4.3: Cấu trúc IC 7404 - Các ký hiệu thơng dụng mạch logic

Hình 4.4: Các ký hiệu qui ước mạch logic

- Lắp mạch, khảo sát nguyên lý hoạt động cổng NOT

Hình 4.5: Đấu nối khảo sát cổng NOT

+ Cắm dây đấu nối từ lối vào cổng NOT với Jắc cấp mức điện áp + Đưa công tắc lên mức cao (H) xuống mức thấp (L)

+ Quan sát đèn LED chân IC tương ứng với cổng NOT khảo sát Nếu đèn sáng mức điện áp cao (H), cịn đèn khơng sáng mức thấp (L)

- Lập bảng chân lý mô tả hoạt động cổng NOT theo mức điện áp lối vào/ra theo trạng thái quan sát

(50)

49 Uvào Ura

Bảng 4.3: Bảng chân lý khảo sát cổng NOT 3 Cổng OR

3.1.1 Khái miệm: Là mạch thực chức phép cộng logic Y = x1 + x2

3.1.2 Ký hiệu 3.1.3 Hoạt động

Nếu hai đầu vào hai có tín hiệu (logic1) lối có tín hiệu

Cịn hai đầu vào khơng có tín hiệu lối khơng có tín hiệu (logic0)

3.1.4 Bảng chân lý

3.2 Lắp ráp, khảo sát cổng OR

3.2.1 Nội dung:

- Tìm hiểu IC số chứa cổng OR

- Lắp mạch, khảo sát nguyên lý hoạt động cổng OR

- Lập bảng chân lý mô tả hoạt động cổng OR theo mức điện áp lối vào/ra

(51)

50

2 IC số chứa cổng OR IC 7432 IC/ nhóm Dây cắm đấu nối bọc nhựa L=15cm; D=1mm / nhóm

Bảng 4.3: Bảng thiết bị, vật tư khảo sát cổng NOT 3.2.4 Quy trình thực

- Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Tìm hiểu IC số chứa cổng OR (IC 7432)

Hình 4.6: Cấu trúc IC 7432 Hình 4.7: Đấu nối khảo sát cổng OR - Lắp mạch, khảo sát nguyên lý hoạt động cổng OR

+ Cắm dây đấu nối từ lối vào cổng OR với Jắc cấp mức điện áp

+ Đưa công tắc lên mức cao (H) xuống mức thấp (L) cho trường hợp + Quan sát đèn LED chân IC tương ứng với cổng OR khảo sát Nếu đèn sáng mức điện áp cao (H), cịn đèn khơng sáng mức thấp (L)

- Lập bảng chân lý mô tả hoạt động cổng OR theo mức điện áp lối vào/ra theo trạng thái quan sát

- So sánh với bảng chân lý lập với bảng chân lý theo lý thuyết mô tả Uv1 Uv2 Ura

(52)

51 4 Cổng AND

4.1.1 Khái miệm: Là mạch thực chức phép nhân logic Y = x1.x2 4.1.2 Ký hiệu

4.1.3 Hoạt động

Nếu hai đầu vào có tín hiệu (logic1) lối có tín hiệu Cịn hai đầu vào hai khơng có tín hiệu (logic0) lối khơng có tín hiệu

d Bảng chân lý

Hình 4.8: Ký hiệu, bảng chân lý cổng AND

4.2 Lắp ráp, khảo sát cổng AND

4.2.1 Nội dung:

- Tìm hiểu IC số chứa cổng AND

- Lắp mạch, khảo sát nguyên lý hoạt động cổng AND

- Lập bảng chân lý mô tả hoạt động cổng AND theo mức điện áp lối vào/ra

2 IC số chứa cổng AND IC 7408 IC/ nhóm Dây cắm đấu nối bọc nhựa L=15cm; D=1mm / nhóm

(53)

52 4.2.4 Quy trình thực

- Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Tìm hiểu IC số chứa cổng AND (IC 7408)

Hình 4.9: Cấu trúc IC 7408 Hình 4.10: Đấu nối khảo sát cổng AND

- Lắp mạch, khảo sát nguyên lý hoạt động cổng AND

+ Cắm dây đấu nối từ lối vào cổng AND với Jắc cấp mức điện áp

+ Đưa công tắc lên mức cao (H) xuống mức thấp (L) cho trường hợp + Quan sát đèn LED chân IC tương ứng với cổng AND khảo sát Nếu đèn sáng mức điện áp cao (H), cịn đèn khơng sáng mức thấp (L)

- Lập bảng chân lý mô tả hoạt động cổng AND theo mức điện áp lối vào/ra theo trạng thái quan sát

Bảng 4.6: Bảng chân lý khảo sát cổng AND 5 Cổng NOR

5.1.1 Khái niệm: Là mạch thực chức phép tính logic

(54)

53

Hình 4.11: ký hiệu cổng nor 5.1.3 Bảng chân lý

5.2 Lắp ráp, khảo sát cổng NOR

5.2.1 Nội dung:

- Tìm hiểu IC số chứa cổng NOR

- Lắp mạch, khảo sát nguyên lý hoạt động cổng NOR

- Lập bảng chân lý mô tả hoạt động cổng NOR theo mức điện áp lối vào/ra

2 IC số chứa cổng NOR IC 7402 IC/ nhóm Dây cắm đấu nối bọc nhựa L=15cm; D=1mm / nhóm

Bảng 4.7: Bảng thiết bị, vật tư khảo sát cổng NOR 5.2.4 Quy trình thực

(55)

54

Hình 4.12: Cấu trúc IC 7402 Hình 4.13: Đấu nối khảo sát cổng NOR - Lắp mạch, khảo sát nguyên lý hoạt động cổng NOR

+ Cắm dây đấu nối từ lối vào cổng NOR với Jắc cấp mức điện áp

+ Đưa công tắc lên mức cao (H) xuống mức thấp (L) cho trường hợp + Quan sát đèn LED chân IC tương ứng với cổng NOR khảo sát Nếu đèn sáng mức điện áp cao (H), cịn đèn khơng sáng mức thấp (L)

- Lập bảng chân lý mô tả hoạt động cổng NOR theo mức điện áp lối vào/ra theo trạng thái quan sát

Bảng 4.8: Bảng chân lý khảo sát cổng NOR 6 Cổng NAND

6.1.1 Khái niệm: Là mạch thực chức phép tính logic

6.1.2 Ký hiệu

(56)

55 6.1.4 Bảng chân lý

6.2 Lắp ráp, khảo sát cổng NAND

6.2.1 Nội dung:

- Tìm hiểu IC số chứa cổng NAND

- Lắp mạch, khảo sát nguyên lý hoạt động cổng NAND

- Lập bảng chân lý mô tả hoạt động cổng NAND theo mức điện áp lối vào/ra

2 IC số chứa cổng NAND IC 7400 IC/ nhóm Dây cắm đấu nối bọc nhựa L=15cm; D=1mm / nhóm

Bảng 4.9: Bảng thiết bị, vật tư khảo sát cổng NAND 6.2.4 Quy trình thực

- Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Tìm hiểu IC số chứa cổng NAND (IC 7400)

(57)

56

- Lắp mạch, khảo sát nguyên lý hoạt động cổng NAND

+ Cắm dây đấu nối từ lối vào cổng NAND với Jắc cấp mức điện áp + Đưa công tắc lên mức cao (H) xuống mức thấp (L) cho trường hợp + Quan sát đèn LED chân IC tương ứng với cổng NAND khảo sát Nếu đèn sáng mức điện áp cao (H), cịn đèn khơng sáng mức thấp (L) - Lập bảng chân lý mô tả hoạt động cổng NAND theo mức điện áp lối vào/ra theo trạng thái quan sát

Bảng 4.10: Bảng chân lý khảo sát cổng NAND *Câu hỏi tập

Câu 1: Hãy cho biết ký hiệu , phương trình bảng trạng thái cổng logic Câu 2: Đầu cổng NOR mức cao

- Mọi lúc

- Khi đầu vào mức thấp - Khi đầu vào mức cao - Khi tất đầu vào mức cao Câu 3: Đầu cổng OR mức cao

- Mọi lúc

- Khi đầu vào mức thấp - Khi đầu vào mức cao - Khi tất đầu vào mức cao Câu 4: Đầu cổng AND mức cao

- Mọi lúc

(58)

57

BÀI 5: BIỂU DIỄN HÀM ĐẠI SỐ LOGIC *Giới thiệu:

Trong kỹ thuật số đại số Boole cơng cụ hữu hiệu để đơn giản biến đổi cổng logic hay nói cách khác thay mạch điện mạch điện khác để đáp ứng yêu cầu hay giải pháp kỹ thuật Khác với đại số khác, biến đại số Boole có hai giá trị: (Giá trị đại số Boole mang ý nghĩa miêu tả trạng thái hay mứclogic) Trong đại số Boole khơng có: phân số, số âm, lũy thừa, số,… Đại số Boole có phép tính là:

- Phép nhân thể qua hàm AND

- Phép cộng thể qua hàm OR hàm EX-OR - Phép phủ định thể qua hàm NOT

- Giải thích ý nghĩa phương pháp biểu diễn hàm đại số logic * Kỹ năng:

- Chuyển đổi hình thức biểu diễn hàm logic - Tối thiểu hàm đại số logic phương pháp thích hợp * Thái độ:

1 Biểu diễn bảng chân lý

- Bảng chân lý hình thức sử dụng nhiều để mô tả mối quan hệ hàm đại số logic với biến

- Bảng chân lý bảng lập theo hàng ngang cột dọc, số cột dọc số lượng biến hàm, số hàng ngang số tổ hợp biến theo biểu thức 2n (với n số lượng biến hàm)

- Trong hàng ngang ghi giá trị tổ hợp biến theo số nhị phân giá trị hàm tương ứng

- Trong kỹ thuật số, toán thường cho dạng bảng chân lý xây dựng bảng chân lý vào liệu điều kiện đưa toán

(59)

58

2 Biểu diễn biểu thức đại số logic

2.1 Định lý

- Một hàm đại số logic n biến ln biểu diễn dạng: + Dạng tuyển chuẩn tắc (TCT)

+ Dạng hội chuẩn tắc (HCT)

- Dạng tuyển chuẩn tắc (TCT): Là tổng nhiều thành phần, thành phần tích đầy đủ n biến

Ví dụ: Một hàm đại số logic biến X1, X2, X3 có biểu thức cho

Biểu thức đại số hàm Y nêu viết dạng TCT Nó tổng thành phần, thành phần tích đầy đủ biến X1, X2, X3

- Dạng hội chuẩn tắc (HCT): Là tích nhiều thành phần, thành phần tổng đầy đủ n biến

Ví dụ: Một hàm đại số logic biến X1, X2, X3 có biểu thức cho

Biểu thức đại số hàm Y nêu viết dạng HCT Nó tích thành phần, thành phần tổng đầy đủ biến X1, X2, X3

2.2 Chuyển đổi từ bảng chân lý sang biểu thức đại số

Trong đại số logic, việc chuyển đổi qua lại cách biểu diễn công việc thơng thường, ta cần thiết phải nắm cách chuyển đổi

2.2.1 Bài toán:

Một hàm đại số logic biến X3, X2, X1 cho bảng chân lý Hãy viết biểu thức hàm dạng TCT HCT

(60)

59 Số

thập phân

Biến Hàm

X3 X2 X1 Y

0 0 0 < z1

1 0 1 < y1

2 1 < y2

3 1 x

4 0 < z2

5 1 < z3

6 1 x

7 1 1 < y3

Bảng 5.1 : Bảng chân lý toán mục 2.2.1 2.2.2 Quy tắc viết hàm dạng TCT:

- Chỉ quan tâm đến tổ hợp biến mà hàm có giá trị - Số lần hàm số tích biểu thức

- Trong tích, giá trị biến mà ta để ngun, cịn giá trị biến ta lấy phủ định

- Hàm logic tổng tích nói * Viết hàm:

Áp dụng quy tắc trên, ta có:

- lần hàm Y > biểu thức có tích

- Hàm logic : - Tổng quát :

Y = f(X3, X2, X1) = ∑ (1 ; ; 7) với N = ;

2.2.3 Quy tắc viết hàm dạng HCT:

- Chỉ quan tâm đến tổ hợp biến mà hàm có giá trị - Số lần hàm số tổng biểu thức

(61)

60 - Hàm logic tích tổng nói * Viết hàm:

Áp dụng quy tắc trên, ta có:

- lần hàm Y > biểu thức có tổng

- Hàm logic : - Tổng quát :

Y = f(X3, X2, X1) = ∏ (0 ; ; 5) với N = ;

3 Biểu diễn bảng các-nô

3.1 Khái quát chung

Cũng bảng chân lý, bảng các-nơ hình thức biểu diễn thông dụng hàm logic, cịn phương tiện hữu hiệu để rút gọn biểu thức hàm logic

3.1.1 Nguyên tắc xây dựng bảng

- Nếu hàm logic có n biến ta cần xây dựng bảng gồm có 2n ô Mỗi ô tương ứng với tổ hợp biến

- Các ô lập theo hàng cột, số biến chẵn số hàng ngang số cột dọc Nếu số biến lẻ số cột nhiều số hàng biến 3.1.2 Cách ghi

- Đầu hàng đầu cột ghi giá trị tổ hợp biến

- Các hàng cột đứng cạnh đối xứng khác giá trị biến

- Trong ô ghi giá trị hàm ứng với giá trị tổ hợp biến + Đối với dạng TCT: Giá trị hàm để trống

+ Đối với dạng HCT: Giá trị hàm để trống

3.2 Chuyển đổi từ bảng chân lý sang bảng các-nô

(62)

61 X3

X2 X1

00 01 11 10

0 x

1 x

- Ghi cho dạng HCT

X3 X2 X1

00 01 11 10

0 x

1 x

Bảng 5.2 : Bảng các-nô cho dạng TCT HCT toán mục 2.2.1

- Chú ý: Cách ghi biến cách đọc thông thường theo thứ tự từ trái sang phải, từ xuống

3.3 Bài tập

- Bài tập 1: Lập bảng trạng thái, viết biểu thức, lập bảng các-nô cho hàm logic sau

Ya = f (B,C,A) = ∑ (0; 2; 3; 4; 6) Yb = f (B,C,A) = ∏ (0; 1; 4; 5; 6)

- Bài tập : Lập bảng trạng thái, viết biểu thức, lập bảng các-nô cho hàm logic sau

Yc = f (X3,X2,X1,X0) = ∑ (0; 1; 2; 5; 7; 10; 14; 16) Yd = f (D,B,C,A) = ∑ (0; 1; 2; 4; 5; 8; 10) với N = 3;

- Bài tập : Lập bảng trạng thái, viết biểu thức, lập bảng các-nô cho hàm logic sau

(63)

62 4 Tối thiểu hàm đại số logic

4.1 Tối thiểu phương pháp đại số

4.1.1 Khái niệm:

- Tối thiểu hàm đại số logic phương cách đưa hàm dạng tối giản - Tối thiểu phương pháp đại số cách thức đưa hàm dạng tối giản thông qua việc biến đổi trực tiếp thành phần biểu thức nhằm giảm lược cách tối đa thành phần biến hàm

- Việc rút gọn hàm thực sở định lý hàm logic 4.1.2 Phương pháp tiến hành

Ví dụ 1: Tối thiểu biểu thức đại số logic sau - Biểu thức hàm y có thành phần

- Dùng luật phân bố để nhóm thành phần với với ta có: - Áp dụng phép phủ định với thành phần ngoặc cuối ta có: Ví dụ 2: Tối thiểu biểu thức đại số logic sau

- Dùng luật phân bố để phá ngoặc biểu thức, ta có

- Dùng luật đồng phép phủ định, ta có

(64)

63

4.2 Tối thiểu bảng các-nô 4.2.1 Viết hàm từ bảng các-nô

Ví dụ 1: Hãy viết biểu thức đại số hàm logic cho bảng các-nô X3

X2 X1

00 01 11 10

0 1

1 1 x

y1 y2 y3 y4

Ví dụ 2: Hãy viết biểu thức đại số hàm logic cho bảng các-nô X3

X2 X1

00 01 11 10

0 0

1 x

z1 z2 z3

4.2.2 Qui tắc viết tối giản

4.2.2.1 Qui tắc 1: Nếu ô đứng cạnh đối xứng có chứa tồn số (hoặc số 0) ta kết hợp để laoij biến

Ví dụ:

X3 X2 X1

00 01 11 10

0 1

1 1

(65)

64

4.2.2.2 Qui tắc 2: Nếu hàng cột ô đứng liền góc có chứa tồn số (hoặc số 0) ta kết hợp để loại biến

Ví dụ: X3 X2 X1X0

00 01 11 10

X3 X2 X1X0

00 01 11 10

00 00

01 1 1 01

11 11

10 10

X3

X2 X1X0

00 01 11 10

X3 X2 X1X0

00 01 11 10

00 00 1

01 1 01

11 1 11

10 10 1

4.2.2.3 Qui tắc 3: Nếu hàng cột đứng liền nhau, hàng hai biên cột hai biên có chứa tồn số (hoặc số 0) ta kết hợp để loại biến

(66)

65 X3

X2 X1X0

00 01 11 10

X3 X2 X1X0

00 01 11 10

00 1 1 00 1

01 1 1 01 1

11 11 1

10 10 1

X3

X2 X1X0

00 01 11 10

X3 X2 X1X0

00 01 11 10

00 0 0 00 0

01 01 0

11 11 0

10 0 0 10 0

Câu hỏi , tập

Tối thiểu hàm logic sau : - Bài tập 1:

Ya = f (B,C,A) = ∑ (0; 2; 3; 4; 6) Yb = f (B,C,A) = ∏ (0; 1; 4; 5; 6) - Bài tập :

(67)

66

BÀI 6: MẠCH MÃ HÓA – GIẢI MÃ * Giới thiệu:

Mã hóa gán ký hiệu cho đối tượng tập hợp để thuận tiện cho việc thực u cầu cụ thể Thí dụ mã BCD gán số nhị phân bit cho số mã số thập phân (từ đến 9) để thuận tiện cho máy đọc số có nhiều số mã; mã Gray dùng tiện lợi việc tối giản hàm logic

- Giải thích cấu trúc, nguyên tắc hoạt động mạch mã hóa – giải mã * Kỹ năng:

- Lắp ráp, kiểm tra hoạt động số mạch mã hóa – giải mã yêu cầu kỹ thuật

* Thái độ:

1 Mạch mã hóa

1.1.1 Mã : Mã ký tự, ký hiệu hay tổ hợp ký tự, ký hiệu mà người chủ động đưa có ẩn chứa thơng tin bên để truyền tải xa

1.1.2 Mã nhị phân :

- Các ký tự, ký hiệu sử dụng số nhị phân "0" "1"

- Một số dãy số nhị phân gọi bit (Binary Digital) Bit đầu (hàng tận bên trái) có giá trị cao gọi MSB (Most Significant Bit – bit có nghĩa lớn nhất), bit cuối (hàng tận bên phải) có giá trị nhỏ gọi LSB (Least Significant Bit – bit có nghĩa nhỏ nhất)

- Số nhị phân có bit gọi byte, số nhị phân có bit gọi nipple Một nhóm bit nhị phân nói chung gọi word (từ) thường dùng để số có 16 bit, số 32 bit gọi doubleword, 64 bit gọi quadword

- Một từ (word) nhị phân n bit mã hóa cho 2n phần tử tin khác nhau, từ (word) nhị phân n bit gọi mã phần tử tin tức

1.1.3 Tiêu chuẩn mã:

(68)

67

Mã sử dụng rộng rãi mã ASCII (American Standard Code for Information Interchange) Mã ASCII mã bit, nên có 27

= 128 nhóm mã, đủ để biểu thị tất ký tự bàn phím chuẩn chức điều khiển Bảng minh họa phần danh sách mã ASCII

Ký tự Mã ASCII

7 bit Thập lục phân A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

100 0001 100 0010 100 0011 100 0100 100 0101 100 0110 100 0111 100 1000 100 1001 100 1010 100 1011 100 1100 100 1101 100 1110 100 1111 101 0000 101 0001 101 0010 101 0011 101 0100 101 0101 101 0110 101 0111 101 1000 101 1001 101 1010 011 0000 011 0001

(69)

68

<ký tự riêng> ( + $ * ) _ / , = <RETURN> <LINEFEED>

011 0010 011 0011 011 0100 011 0101 011 0110 011 0111 011 1000 011 1001 010 0000 010 1110 010 1000 010 1011 010 0100 010 1010 010 1001 010 1101 010 1111 010 1100 010 1101 000 1101 000 1010

32 33 34 35 36 37 30 39 20 2E 28 2B 24 2A 29 2D 2F 2C 2D 0D 0A 1.1.4 Các loại mã thường dùng để mã hóa số

- Mã nhị phân (tự nhiên): Là loại mã có trọng số Trọng số ký hiệu nhị phân xắp xếp từ thấp đến cao (theo chiều từ phải sang trái)

2n-1 23; 22; 21; 20

(70)

69

- Mã BCD(Binary Coded Decimal- mã số thập phân mã hóa nhị phân ) + Mã dùng để mã hóa nhị phân cho 10 chữ số thập phân tự nhiên từ -:- + Để mã hóa cho 10 chữ số thập phân, ta cần từ mã nhị phân có độ dài bit + Tùy theo cách lựa chọn 10/16 tổ hợp mã nhị phân bit mà ta có loại mã BCD khác nhau:

Mã NBCD (BCD 8421): loại mã BCD có trọng số tự nhiên 8-4-2-1 Mã BCD 2421; Mã BCD 5121: Trọng số mã xắp xếp không theo tự nhiên, dãy số phía sau trọng số mã

- Mã dư (SX-3): Mã tạo thành từ mã nhị phân (tự nhiên) cách cộng thêm giá trị 0011 (Cộng thêm 3) vào mã nhị phân tương ứng

- Mã Gray: Mã khơng có trọng số, có đặc điểm từ mã kế cận khác vị trí (mã dùng ghi cho bảng các-nô)

(71)

70

- Bảng mã nhị phân bit thường dùng để mã hóa số Số

thập phân

Mã nhị phân

(tự nhiên)

Mã dư (SX-3)

Mã Gray

Mã BCD Mã vạch

NBCD BCD 2421

BCD

5121 a b c d e f g 0 0000 0011 0000 0000 0000 0000 1 1 1 1 0001 0100 0001 0001 0001 0001 0 1 0 0 2 0010 0101 0011 0010 0010 0010 1 1 1 3 0011 0110 0010 0011 0011 0011 1 1 0 4 0100 0111 0110 0100 0100 0111 0 1 0 1 5 0101 1000 0111 0101 1011 1000 1 1 1 6 0110 1001 0101 0110 1100 1001 1 1 1 7 0111 1010 0100 0111 1101 1010 1 1 0 0 8 1000 1011 1100 1000 1110 1011 1 1 1 1 9 1001 1100 1101 1001 1111 1111 1 1 1 10 1010 1101 1111

11 1011 1110 1110 12 1100 1111 1010 13 1101 0000 1011 14 1110 0001 1010 15 1111 0010 1000

1.2 Mạch mã hóa từ sang

1.2.1 Sơ đồ tổng quát

Hình 6.1 Sơ đồ tổng qt mạch mã hố đường sang

(72)

71

phân (có ngõ vào chuyển thành ngõ dạng số nhị phân bit) Mạch có lối vào dành cho tín hiệu khác (X0 -:- X7)

Mạch có lối đại diện cho tổ hợp mà nhị phân bit (Y0 -:- Y2) 1.2.2 Nguyên lý làm việc

Tại thời điểm đó, lối vào có tín hiệu tích cực mang đến lối hình thành tổ hợp mà nhị phân bit đại diện cho tín hiệu lối vào

Ví dụ : Lối vào X3 có tín hiệu vào mức cao (H) Khi lối ra cho tổ hợp mã nhị phân tương ứng Y2Y1Y0 = 011

- Bảng chân lý

Tín hiệu vào Tín hiệu X0 X1 X2 X3 X4 X5 X6 X7 Y2 Y1 Y0

1 0 0 0 0 0

0 0 0 0 0

0 0 0 0

0 0 0 0 1

0 0 0 0

0 0 0 0 1

0 0 0 1

0 0 0 0 1 1

- Biểu thức hàm

Y0 = X1 + X3 + X5 + X7

Y1 = X2 + X3 + X6 + X7 Y2 = X4 + X5 + X6 + X7

- Mạch logic

(73)

72

1.2.3 Lắp ráp, khảo sát mạch mã hóa từ sang 1.2.3.1 Nội dung:

- Lắp mạch, khảo sát nguyên lý hoạt động mạch mã hóa từ sang

- Lập bảng chân lý mô tả hoạt động cổng mạch theo mức điện áp lối vào/ra

- So sánh với bảng chân lý theo lý thuyết mô tả 1.2.3.2 Tổ chức thực hiện:

Chia lớp thành nhóm với sinh viên/nhóm 1.2.3.3 Bảng thiết bị, vật tư

2 IC số chứa cổng OR IC 7432 IC/ nhóm Dây cắm đấu nối bọc nhựa L=15cm; D=1mm / nhóm

Bảng 6.3: Bảng thiết bị, vật tư khảo sát mạch mã hóa từ sang 1.2.3.4 Quy trình thực

- Lắp mạch, khảo sát nguyên lý hoạt động mạch Encoder >3 + Phân định IC cho cổng logic sơ đồ

+ Phân định cổng logic IC

+ Đưa lối vào từ X0 -:- X7 lên mức cao (H) cho trường hợp

(74)

73

- Lập bảng chân lý mô tả hoạt động mạch theo mức điện áp lối vào/ra theo trạng thái quan sát

- So sánh với bảng chân lý lập với bảng chân lý theo lý thuyết mô tả Tín hiệu vào Tín hiệu

X0 X1 X2 X3 X4 X5 X6 X7 Y2 Y1 Y0

2 Mạch giải mã

2.1.Khái quát chung

Mạch giải mã (Decoder): mạch có chức ngược lại với mạch mã hố Nó biến đổi mã nhận đầu vào thành thông tin nguyên thuỷ ban đầu để đưa chuyển sang mã khác theo yêu cầu

Ví dụ : Mạch giái mã NBCD sang thập phân, Mạch giải mã NBCD sang mã vạch

2.2 Mạch giải mã BCD sang thập phân

(75)

74

- Mạch có lối vào X3, X2, X1, X0 để đón nhận tổ hợp mã nhị phân bit - Mạch có 10 lối Y9 -:- Y0 để đưa tín hiệu

2.4.2 Nguyên lý làm việc

- Tại thời điểm đó, đầu vào X3, X2, X1, X0 xuất tổ hợp mã nhị phân bit NBCD đầu tương ứng với tổ hợp mã nhị phân có tín hiệu đưa

Ví dụ : Nếu ta cho X3X2X1X0 = 0110 đầu tương ứng Y6 có tín hiệu đưa ra, Y6 có mức điện áp cao > Y6 = H = logic1

- Bảng chân lý:

Vào Ra

X3 X2 X1 X0 Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0

0 0 0 0 0 0 0

0 0 0 0 0 0

0 1 0 0 0 0

0 0 0 0 0 0

0 1 0 0 0 0

0 1 0 0 0 0 0

0 1 0 0 0 0

1 0 0 0 0 0 0

1 0 1 0 0 0 0

- Hàm đầu :

(76)

75

2.2.3 Lắp ráp, khảo sát mạch giải mã BCD sang thập phân 2.2.3.1 Nội dung:

- Lắp mạch, khảo sát nguyên lý hoạt động mạch giải mã BCD sang thập phân - Lập bảng chân lý mô tả hoạt động cổng mạch theo mức điện áp lối vào/ra

- So sánh với bảng chân lý theo lý thuyết mô tả 2.2.3.2 Tổ chức thực hiện:

TT Thiết bị - Vật tƣ Thông số kỹ thuật

Số lƣợng

2 IC Decoder BCD sang thập phân

IC 7442 IC/ nhóm

3 Dây cắm đấu nối bọc nhựa L=15cm; D=1mm / nhóm

nhóm

Bảng 6.3: Bảng thiết bị, vật tư khảo sát mạch mã hóa từ sang

2.2.3.4 Quy trình thực

- Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Tìm hiểu IC số Decoder >8 (IC 7442)

(77)

76

+ -:- lối tương ứng với số thập phân từ -:-

Hình 6.4 Ic 7442

- Lắp mạch, khảo sát nguyên lý hoạt động mạch IC Decoder BCD sang thập phân

+ Cắm dây đấu nối từ lối vào IC (D, C, B, A) với Jắc cấp mức điện áp + Đưa công tắc lên mức cao (H) xuống mức thấp (L) cho trường hợp + Quan sát đèn LED chân IC tương ứng với lối từ -:- lối khảo sát Nếu đèn sáng mức điện áp cao (H), cịn đèn khơng sáng mức thấp (L)

- Lập bảng chân lý mô tả hoạt động mạch theo mức điện áp lối vào/ra theo trạng thái quan sát

Vào Ra

(78)

77

2.3 Mạch giải mã BCD sang Led đoạn

Hình 6.5 Sơ đồ tổng quát Mạch giải mã BCD sang Led đoạn

- D, C, B, A : Là bốn lối vào cho tổ hợp mã nhị phân bit mã NBCD với A bit LSB

- a, b, c, d, e, f, g : Là lối cho tổ hợp mã nhị phân bit mã vạch 2.3.2 Nguyên lý làm việc

- Tại thời điểm đó, đầu vào D C B A xuất tổ hợp mã nhị phân bit NBCD đầu a b c d e f g tương ứng với tổ hợp mã nhị phân có tín hiệu đưa

Ví dụ : Nếu ta cho D C B A = 0101 đầu tương ứng a b c d e f g có tín hiệu đưa a b c d e f g =1011011

- Bảng chân lý:

Vào Ra

(79)

78

- Lắp mạch, khảo sát nguyên lý hoạt động mạch giải mã BCD sang mã vạch - Lập bảng chân lý mô tả hoạt động mạch theo mức điện áp lối vào 2.3.3.2 Tổ chức thực hiện:

TT Thiết bị - Vật tƣ Thông số kỹ thuật

Số lƣợng

2 IC Giải mã vạch IC 7447, IC 7448 IC/ nhóm

3 LED vạch A chung, K

chung

2 LED/nhóm

Điện trở 220Ω/ 0,25w R/nhóm

4 Dây cắm đấu nối bọc nhựa L=15cm; D=1mm / nhóm

nhóm

Bảng 2.3: Bảng thiết bị, vật tư khảo sát mạch mã hóa từ sang 2.3.3.4 Quy trình thực

- Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Tìm hiểu IC số giải mã vạch (IC 7447 IC 7448)

+ D, C, B, A : Là bốn lối vào cho tổ hợp mã nhị phân bit mã NBCD với A bit LSB Mức tích cực lối vào mức cao (H)

+ a, b, c, d, e, f, g : Là lối cho tổ hợp mã nhị phân bit mã vạch Mức tích cực lối mức thấp (L) IC 7447 Còn IC 7448 mức tích cực lối mức cao (H)

(80)

79 + RBI ; BI/RBO lối vào xoá số "0" thập phân

+ IC 7447 làm việc tương thích với LED vạch có Anode chung + IC 7448 làm việc tương thích với LED vạch có Cathode chung - Tìm hiểu LED vạch

+ LED vạch có nhiều hình dáng kích thước khác LED kích thước to - kích thước nhỏ

LED đơn - LED kép

LED hai hàng chân /dưới - hai hàng chân phải /trái LED có Anode chung - Cathode chung

+ Thông dụng thực tế LED đơn, có hai hàng chân /dưới

- Lắp mạch, khảo sát nguyên lý hoạt động mạch IC giải mã vạch

(81)

80

+ Đưa công tắc lên mức cao (H) xuống mức thấp (L) cho trường hợp + Quan sátsự hiển thị LED vạch

- Lập bảng chân lý mô tả hoạt động mạch

Tín hiệu vào Số hiển thị thập phân

D C B A

Câu hỏi tập: Câu 1: trình bày tiêu chuẩn mã ?

(82)

81

BÀI 7: MẠCH ĐẾM NHỊ PHÂN *Giới thiệu:

Trong phần trước ta biết đến loại mạch tổ hợp Ngồi cịn có mạch có cấu tạo, hoạt động nhiều ứng dụng thực tế Phần lớn chúng dạng mạch tích hợp Hệ thống số ngày sử dụng nhiều loại mạch đếm, dùng để đếm xung, đếm sản phẩm, đếm làm đồng hồ, định thời gian … rõ ràng chúng mạch logic nên xác dễ dàng thiết kế nhiều so với loại mạch tương tự

- Giải thích cấu trúc, nguyên tắc hoạt động mạch đếm nhị phân * Kỹ năng:

- Lắp ráp, kiểm tra hoạt động số mạch đếm nhị phân theo yêu cầu kỹ thuật

kênh theo yêu cầu kỹ thuật * Thái độ:

1 Mạch đếm không đồng

- Đếm hệ nhị phân thay đổi tổ hợp trạng thái nhị phân theo trình tự

- Mạch đếm hay cịn gọi đếm mạch điện số xây dựng để tạo thay đổi tổ hợp trạng thái nhị phân theo trình tự có tín hiệu kích thích (xung đếm) mang đến

- Các phần tử cấu trúc lên mạch đếm phần tử FF, phần tử FF đại diện cho bit nhị phân tổ hợp mã mạch đếm Vì từ mã nhị phân mạch đếm có độ dài n bit cần phải có n phần tử FF

- Phân loại mạch đếm:

+ Mạch đếm tăng (thuận), mạch đếm giảm (ngược)(theo qui luật biến đổi giá trị) + Mạch đếm đồng bộ, đếm không đồng (theo nguyên tắc làm việc)

+ Mạch đếm 10; 12; 100 (gọi theo dung lượng);

(83)

82

1.2 Mạch đếm tăng (4 bit)

1.2.1 Sơ đồ cấu trúc

Hình 7.1: Sơ đồ cấu trúc mạch đếm tăng không đồng bit - Bộ đếm sử dụng phần tử JK/FF đồng bộ, JK/FF phụ trách bit - Các JK/FF mắc nối tiếp lối Q FF lại đưa vào kích thích cho FF Đây đặc điểm mạch làm việc chế độ không đồng tức JK/FF không chuyển trạng thái đồng thời mà chuyển trạng thái FF lại kích thích cho chuyển trạng thái FF

- Các lối vào J-K FF ghim mức logic1- mức cao H (được nối với nguồn +5VDC) Do JK/FF làm việc chế độ đầu Q lật trạng thái có tín hiệu xung nhịp đưa vào kích thích Thời điểm lật trạng thái rơi vào sườn âm xung kích thích (sườn sau xung)

- Tín hiệu RESET đưa vào lối vào Clr (Clear) JK/FF Điều cưỡng cho tất FF đồng thời trở logic0

- Giả sử thời gian ban đầu, lối Q FF trạng thái > Q3Q2Q1Q0 = 0000 > qui đổi số thập phân

(84)

83

- Xung đếm thứ đưa vào kết thúc xung - thời điểm sườn sau xung > lối Q0 JK/FF-1 lại lật trạng thái > Q0 = Xung Q0 lại kích thích cho FF-2 thời điểm sườn sau xung > lối Q1 JK/FF-2 lật trạng thái > Q1 = lưu giữ trạng thái xung Q0 Các FF phía sau FF-3; FF-4 giữ nguyên trạng thái ban đầu Như kết thúc xung đếm đầu tiên, ta có trạng thái Q3Q2Q1Q0 = 0010 > qui đổi số thập phân

- Khi xung đếm đưa liên tục vào theo diễn biến kích thích trên, trạng thái lối Q3,Q2,Q1,Q0 liên tục thay đổi trạng thái theo qui luật tăng dần giá trị từ 0000 > 1111 (từ thập phân đến 15 thập phân) sau lại trở trạng thái 0000 ban đầu, mạch lại đếm lại từ đầu

- Biểu đồ dạng sóng:

Hình 7.2: Biểu đồ dạng sóng mạch đếm tăng khơng đồng (4 bit) - Nhận xét:

+ Sự thay đổi trạng thái JK/FF xảy sườn âm (sườn sau) xung kích thích Hay nói cách tổng quát trạng thái Qi thay đổi bậc thấp chuyển trạng thái từ >0

+ So với xung đếm tần số xung đầu Qi đếm giảm 2(i+1) lần

+ Ngoài chức đếm, mạch đếm ứng dụng làm mạch chia tần số

1.3 Mạch đếm giảm

(85)

84

Hình 7.3: Sơ đồ cấu trúc mạch đếm giảm không đồng bit

Cấu trúc mạch hoàn toàn tương tự mạch đếm thuận có điểm khác biệt

- Tín hiệu kích thích FF phía sau lấy từ lối FF trước

- Tín hiệu PRESET đưa tới lối vào Pr (Preset) JK/FF Điều cưỡng cho tất FF đồng thời lên logic1

- Giả sử thời gian ban đầu, lối Q FF trạng thái > Q3Q2Q1Q0 = 1111 > qui đổi số thập phân 15

- Xung đếm đưa vào kết thúc xung - thời điểm sườn sau xung > lối Q0 JK/FF-1 lật trạng thái > Q0 = lưu giữ trạng thái xung kích thích Điều tương đương với lối trạng thái Các FF phía sau FF-2; FF-3; FF-4 giữ nguyên trạng thái ban đầu Như kết thúc xung đếm đầu tiên, ta có trạng thái Q3Q2Q1Q0 = 1110 > qui đổi số thập phân 14

- Xung đếm thứ đưa vào kết thúc xung - thời điểm sườn sau xung > lối Q0 JK/FF-1 lại lật trạng thái > Q0 = Điều tương đương với lối trở > = 0, Xung kích thích cho FF-2 thời điểm sườn sau xung > lối Q1 JK/FF-2 lật trạng thái > Q1 = lưu giữ trạng thái xung Các FF phía sau FF-3; FF-4 giữ nguyên trạng thái ban đầu Như kết thúc xung đếm đầu tiên, ta có trạng thái Q3Q2Q1Q0 = 1101 > qui đổi số thập phân 13

(86)

85

qui luật giảm dần giá trị từ 1111 > 0000 (từ 15 thập phân thập phân) sau lại trở trạng thái 1111 ban đầu, mạch lại đếm lại từ đầu

- Biểu đồ dạng sóng:

Hình 7.4: Biểu đồ dạng sóng mạch đếm giảm không đồng (4 bit) - Nhận xét: Sự thay đổi trạng thái lối Qi JK/FF lối bậc thấp Qi-1 chuyển trạng thái từ >1

2 Mạch đếm đồng

- Đếm không đồng đếm đồng nguyên tắc khác biệt rõ điều kiện lật trạng thái phần từ FF cấu thành mạch đếm

(87)

86

- Mạch đếm đồng bộ: Mạch đếm đồng mạch đếm mà FF chuyển trạng thái cách đồng thời, chuyển trạng thái FF đứng sau phụ thuộc vào tất FF đứng trước phụ thuộc vào xung đếm hay nói cách khác có xung đếm xuất tất FF có đủ điều kiện đồng thời lật trạng thái

2.2 Mạch đếm tăng (4 bit)

Hình 7.5: Sơ đồ cấu trúc mạch đếm tăng đồng bit - Mạch sử dụng JK/FF đồng bộ, J-K FF nối chung - Xung đếm đưa đồng thời vào lối vào xung nhịp JK/FF

- JK/FF lật trạng thái lối vào J-K có xung đếm mang đến

+ J-K FF-1 ghim mức logic1 + J-K FF-2 Q0 =

+ J-K FF-3 Q0 = Q1 = + J-K FF-4 Q0 = Q1 = Q2 = 2.2.2 Nguyên lý làm việc

- Khi Ji = Ki = > FF trạng thái nhớ > lối Qi không lật trạng thái xung đếm mang đến

- Khi Ji = Ki = > FF thay đổi trạng thái có xung đếm mang đến - JK/FF-1 liên tục lật trạng thái có xung đếm mang đến lối vào J -K ln

- Giả sử thời gian ban đầu, lối Q FF trạng thái > Q3Q2Q1Q0 = 0000 > qui đổi số thập phân

(88)

87

có Q3Q2Q1Q0 = 0001 > qui đổi số thập phân Thời điểm J-K FF-2 Q0 = 1, sẵn sàng lật trạng thái có xung đếm mang đến - Xung đếm thứ hai đưa vào tất FF, kết thúc xung- thời điểm sườn sau xung > có lối Q0 Q1 FF-1 FF-2 lật trạng thái > Q1 = 1; Q0 = > ta có Q3Q2Q1Q0 = 0010 > qui đổi số thập phân

- Khi xung đếm đưa liên tục vào theo diễn biến kích thích điều kiện lật trạng thái nêu trên, trạng thái lối Q3,Q2,Q1,Q0 liên tục thay đổi trạng thái theo qui luật tăng dần giá trị từ 0000 > 1111 (từ thập phân đến 15 thập phân) và sau lại trở trạng thái 0000, mạch lại đếm lại từ đầu

- Chú ý: Khi muốn tăng dung lượng đếm, ta phải tăng số phần tử FF số lối vào cho cổng AND tăng lên, gây tải cho đầu vào cổng AND Vì thực tế người ta thường sử dụng phương pháp dùng nhóm đếm phối hợp nhau, nhóm đếm gồm phần tử FF

Hình 7.6: Sơ đồ khối nhóm đếm tăng đồng bit

- E (Enable) : Lối vào cho phép nhóm đếm hoạt động - C (Counter): Lối vào cho xung đếm

- CE : (Carry enable) : Lối đưa tín hiệu cho phép đếm đến nhóm đếm

(89)

88

Hình 7.7: Sơ đồ cấu trúc nhóm đếm tăng đồng bit

- Khi nhóm đếm đếm đầy, lối nhóm đếm Qi+3Qi+2Qi+1Qi = 1111, lối CE = Đây tín hiệu cho phép đếm đến nhóm đếm

Hình 7.8: Sơ đồ mắc phối hợp nhóm đếm tăng nhau.

2.3 Mạch đếm giảm (4 bit).

(90)

89

- Các lối vào kích thích cho JK/FF phía sau lấy từ lối JK/FF đứng trước

- Xung đếm đưa đồng thời vào lối vào xung nhịp JK/FF

- JK/FF lật trạng thái lối vào J-K có xung đếm mang đến

+ J-K FF-1 ghim mức logic1 + J-K FF-2 Q0 = > + J-K FF-3 Q0 = Q1 = > + J-K FF-4 Q0 = Q1 = Q2 = > 2.3.2 Nguyên lý làm việc

- Giả sử thời gian ban đầu, lối Q FF trạng thái > Q3Q2Q1Q0 = 1111 > qui đổi số thập phân 15

- Xung đếm đưa vào tất FF, kết thúc xung-thời điểm sườn sau xung > có lối Q0 JK/FF-1 lật trạng thái > Q0 = > ta có Q3Q2Q1Q0 = 1110 > qui đổi số thập phân 14 Thời điểm J-K FF-2 = 1, sẵn sàng lật trạng thái có xung đếm mang đến - Xung đếm thứ hai đưa vào tất FF, kết thúc xung- thời điểm sườn sau xung > có lối Q0 Q1 FF-1 FF-2 lật trạng thái > Q1 = 0; Q0 = > ta có Q3Q2Q1Q0 = 1101 > qui đổi số thập phân 13

- Khi xung đếm đưa liên tục vào theo diễn biến kích thích điều kiện lật trạng thái nêu trên, trạng thái lối Q3,Q2,Q1,Q0 liên tục thay đổi trạng thái theo qui luật giảm dần giá trị từ 1111 > 0000 (từ 15 thập phân đến thập phân) và sau lại trở trạng thái 1111, mạch lại đếm lại từ đầu

3 Lắp ráp, khảo sát mạch đếm dùng IC

3.1 Mạch đếm 10

3.1.1 Nội dung:

- Tìm hiểu cấu trúc, chức chân IC 7490

- Lắp mạch, khảo sát nguyên lý hoạt động mạch đếm 10 dùng IC 3.1.2 Tổ chức thực hiện:

(91)

90

2 IC đếm 10 IC 7490 tương đương

1 IC/ nhóm Dây cắm đấu nối bọc

nhựa

Bảng 7.1: Bảng thiết bị, vật tư khảo sát mạch đếm 10 dùng IC 7490 3.1.4 Quy trình thực

- Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Tìm hiểu cấu trúc IC 7490

+ PIN : Vcc = +5V + PIN 10 : GND

+ PIN 12 : Lối Qa (bit LSB) + PIN : Lối Qb

+ PIN : Lối Qc + PIN 11 : Lối Qd

Hình 7.10: Cấu trúc IC-7490 + PIN 14 : đưa xung đếm vào FF-A

(92)

91

Hình 7.11: Kết nối sử dụng IC 7490 - Cấu trúc bên IC bao gồm đếm

+ Bộ đếm (dùng FF-A) : Vào Input A > QA

+ Bộ đếm (dùng FF-BCD) : Vào Input BD > QB ,QC ,QD - Lắp mạch, khảo sát nguyên lý hoạt động mạch đếm 10 + Kết nối chân để tạo thành lối vào R0 + Kết nối chân để tạo thành lối vào R9

+ Kết nối từ chân 12 tới chân để lấy tín hiệu kích thích cho mạch đếm

+ Kết nối đầu QD, QC , QB , QA tới lối vào D,C,B,A hiển thị vạch máy thực tập

+ Kết nối chân 14 (Input A) với Jắc cấp nguồn dao động 1Hz

+ Đưa lối vào R0 R1 xuống mức thấp (L) mức cho phép mạch hoạt động + Quan sát hiển thị LED vạch

- Đưa lối vào R0 lên mức cao (H), quan sát trạng thái hiển thị LED vạch đưa kết luận chức lối vào R0

- Đưa lối vào R9 lên mức cao (H), quan sát trạng thái hiển thị LED vạch đưa kết luận chức lối vào R9

3.4 Mạch đếm vòng (4 bit) 3.4.1 Khái quát chung

a Khái niệm:

(93)

92 Mã

vòng

2 bit 4 bit 6 bit 8 bit n

bit Q0Q1 Q0Q1Q2Q3 Q0Q1Q2Q3Q4Q5 Q0Q1Q2Q3Q4Q5Q6Q7

1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Mã vòng xoắn (mã J o h n s o n)

2 bit 4 bit 6 bit 8 bit n

bit Q0Q1 Q0Q1Q2Q3 Q0Q1Q2Q3Q4Q5 Q0Q1Q2Q3Q4Q5Q6Q7

0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1 0 1 0 0 1 0 0 0 1 1 1 0 1 0 0 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 Bảng 7.4: Bảng mã vòng mã vòng xoắn

(94)

93

+ từ mã nhị phân có độ dài n bit mã hóa n trạng thái + Hai từ mã kế cận khác biến

+ Trong từ mã có bit 1, bit khác Bit dịch chuyển từ bit nhỏ (LSB) đến bit lớn (MSB) tạo thành vịng khép kín

- Mã vịng xoắn (mã Johnson)

+ từ mã nhị phân có độ dài n bit mã hóa 2n trạng thái + Hai từ mã kế cận khác biến

+ Bit đầy dần lên bit nhỏ (LSB) đến bit lớn (MSB) đầy hết lại vơi dần bit nhỏ (LSB)

3.4.2 Cấu trúc, nguyên lý làm việc mạch đếm vòng a Mạch đếm vòng (4 bit)

- Cấu trúc mạch

Hình 7.12 : Cấu trúc mạch đếm vòng bit sử dụng D/FF đồng

+ Mạch sử dụng phần tử D/FF đồng có lối vào xung nhịp mức tích cực sườn âm xung (sườn sau)

+ Các lối Qi D/FF đưa đồng thời đưa vào cho lối vào Di+1 FF

+ Tín hiệu Reset đưa vào tất lối vào Clr D/FF - Nguyên lý làm việc

(95)

94

+ Xung đếm thứ đưa vào, kết thúc xung thời điểm sườn âm xung > Ta có Q0Q1Q2Q3 = 0100 -> D0 = ; D1 = ; D2 = ; D3 =

+ Xung đếm thứ đưa vào, kết thúc xung thời điểm sườn âm xung > Ta có Q0Q1Q2Q3 = 1000 -> D0 = ; D1 = ; D2 = ; D3 = Mạch lại trở trạng thái đầu Nếu xung đếm tiếp tục đưa vào mạch lại tiếp tục chu trình đếm lặp lại

+ Khi đưa tín hiệu Reset mạch đếm quay trở đếm lại từ đầu b Mạch đếm vòng xoắn (4 bit)

- Cấu trúc mạch

Hình 7.13 : Cấu trúc mạch đếm vòng xoắn bit sử dụng D/FF đồng

(96)

95

Mạch sử dụng thể loại FF D/FF; JK/FF hình vẽ - Nguyên lý làm việc (Sơ đồ dùng D/FF)

+ Các lối vào D D/FF lấy từ lối Q phía trước

+ Giả sử thời điểm ban đầu, lối Q0Q1Q2Q3 = 0000 Ta có: D0 = ; D1 = ; D2 = ; D3 =

+ Xung đếm thứ đưa vào, kết thúc xung thời điểm sườn âm xung > Ta có Q0Q1Q2Q3 = 0011 > D0 = ; D1 = ; D2 = ; D3 =

+ Xung đếm thứ đưa vào, kết thúc xung thời điểm sườn âm xung > Ta có Q0Q1Q2Q3 = 0000 > D0 = ; D1 = ; D2 = ; D3 =

Mạch lại trở trạng thái đầu Nếu xung đếm tiếp tục đưa vào mạch lại tiếp tục chu trình đếm lặp lại

3.4.3 Lắp ráp, khảo sát mạch đếm vòng a Nội dung:

- Tìm hiểu cấu trúc, chức chân IC 74175, IC 7427

- Lắp mạch, khảo sát nguyên lý hoạt động mạch đếm vòng bit b Tổ chức thực hiện:

Chia lớp thành nhóm với sinh viên/nhóm c Bảng thiết bị, vật tư

(97)

96

2 IC D/FF IC 74175 tương

đương

1 IC/ nhóm IC cổng NOR đầu vào IC 7427 tương

đương

1 IC/ nhóm Dây cắm đấu nối bọc

nhựa

Bảng 7.3: Bảng thiết bị, vật tư khảo sát mạch đếm vòng bit d Quy trình thực

- Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Tìm hiểu cấu trúc IC 74175 IC 7427

+ IC 74175 có chứa phần tử D/FF đồng có chung lối vào Clr (Clear) lối vào cho xung nhịp Clock (Ck) Trong tín hiệu xóa có mức tích cực thấp, xung kích thích có mức tích cực sườn dương

+ PIN 16 : Vcc = +5V + PIN : GND

+ PIN : Vcc = +5V

+ PIN : Lối vào xóa (Clr) + PIN : Lối Q1 FF-1

Hình 7.15 : Cấu trúc IC 74175 IC 7427

+ PIN : Lối đảo Q1 FF-1 + PIN : Lối vào D1 FF-1

(98)

97 + PIN : Lối đảo Q2 FF-2

+ PIN : Lối Q2 FF-2

+ PIN : Lối vào cho xung nhịp (Ck) + PIN 10 : Lối Q4 FF-4

+ PIN 11 : Lối đảo Q4 FF-4 + PIN 12 : Lối vào D4 FF-4

+ PIN 13 : Lối vào D3 FF-3 + PIN 14 : Lối đảo Q3 FF-3 + PIN 15 : Lối Q3 FF-3

- Lắp mạch, khảo sát nguyên lý hoạt động mạch đếm vòng bit theo hai sơ đồ mạch đếm mạch đếm vòng (Hình 8.14) mạch đếm vịng xoắn (Hình 8.15) * Mạch đếm vịng (Hình 8.14)

+ Kết nối chân vào/ra IC 7427 với IC 74175 sơ đồ cấu trúc + Đưa chân Clr lên mức lên mức cao (H) mức cho phép mạch hoạt động + Kết nối chân (Clock) IC 74175 với Jắc cấp sườn dương xung kích thích + Kích thích mạch xung cách nhấn nút khóa K

+ Quan sát hiển thị LED chân IC 75175 ứng với lối Q4 -:- Q1 ( PIN 10 ; 15 ; ; )

- Lập bảng chân lý mô tả hoạt động mạch ứng với xung kích thích Thứ tự xung

kích

Ra

Q4 Q3 Q2 Q1

0

- Nhận xét mã tổ hợp đếm so sánh với bảng mã vòng theo lý thuyết * Mạch đếm vịng xoắn (Hình 8.15)

(99)

98

+ Đưa chân Clr lên mức lên mức cao (H) mức cho phép mạch hoạt động + Kết nối chân (Clock) IC 74175 với Jắc cấp sườn dương xung kích thích + Kích thích mạch xung cách nhấn nút khóa K

+ Quan sát hiển thị LED chân IC 75175 ứng với lối Q4 -:- Q1 ( PIN 10 ; 15 ; ; )

- Lập bảng chân lý mô tả hoạt động mạch ứng với xung kích thích

Thứ tự xung kích

Ra

Q4 Q3 Q2 Q1

0

Câu hỏi ôn tập Câu 1: có loại đếm ?

Câu 2: Thế đếm tăng , Thế đếm giảm?

(100)

99

BÀI 8: MẠCH ADC – DAC * Giới thiệu

Trong hệ thống VXL đa phần nguồn tín hiệu thường dạng số để hiểu tín hiệu cần thiết phải chuyển đổi chúng sang tín hiệu tương tự (DAC)

- Trình bày cấu tạo, nguyên lý hoạt động, phạm vi ứng dụng chuyển đổi ADC DAC

- Giải thích chức số IC chuyển đổi thơng dụng ứng dụng chúng

* Kỹ năng:

- Kiểm tra, khảo sát số ứng dụng IC chuyển đổi thông dụng * Thái độ:

1 Mạch chuyển đổi số - tƣơng tự ( DAC - Digital to Analog Converter )

- Hầu hết tín hiệu tự nhiên đại lượng tương tự nhiệt độ, áp suất, cường độ ánh sáng, … Do muốn xử lý hệ thống kỹ thuật số (VD: máy tính số ), ta phải chuyển đổi tín hiệu dạng tương tự sang dạng tín hiệu số, có xử lý điều khiển hệ thống

- Ngược lại, thường có yêu cầu biến đổi tín hiệu số (thường kết xử lý) thành tín hiệu tương tự tương ứng để đưa sử dụng

- Chúng ta gọi chuyển đổi từ tín hiệu tương tự sang tín hiệu số chuyển đổi AD, mạch điện làm nhiệm vụ công việc chuyển đổi gọi ADC

- Chúng ta gọi chuyển đổi từ tín hiệu số sang tín hiệu tương tự chuyển đổi DA, mạch điện làm nhiệm vụ công việc chuyển đổi gọi DAC

(101)

100

- Mạch ADC DAC có nhiều kiểu cấu trúc khác nhau, nhiên thơng dụng loại mạch điển hình DAC điện trở hình T ADC xấp xỉ tiệm cận

1.2 Mạch DAC điện trở hình T

1.2.1 Cấu trúc mạch

- Mạch có loại giá trị điện trở R 2R mắc thành mạng cực hình T kết nối dây chuyền

- Mạch điện trở mắc vào khuếch đại đảo dùng KĐTT

- B3, B2, B1, B0 bit nhị phân đưa vào chuyển đổi với B0 = LSB - Vref nguồn điện áp chuẩn có nội trở coi

- Vin điện áp đưa từ mạch điện trở để đưa vào khuếch đại đảo - Vout điện áp tương tự đưa sau chuyển đổi

- S3, S2, S1, S0 chuyển mạch điện tử khái quát hóa Chúng chịu điều khiển tín hiệu nhị phân B3, B2, B1, B0 tương ứng

+ Khi Bi = Si đấu với nguồn điện áp chuẩn Vref + Khi Bi = Si nối với đất (GND)

Hình 8.1: Cấu trúc mạch DAC điện trở hình T

1.2.2 Nguyên lý làm việc a Nguyên lý

* Xét mạch làm việc với đóng mở đơn lẻ chuyển mạch Si

(102)

101

Hình 8.2: Mạch tương đương mạch điện trở hinh T

- Nguồn Vref chuyền qua mắt mạch để đưa vào KĐTT

- Áp dụng định lý Thevenin cách qua mắt mạch A, B, C, D, với nội trở điểm nút nhìn phía trái ln R Ta có:

- Như ta thấy rằng, sau mắt mạch, điện áp giảm nửa - Với phương pháp trên, ta tính cho trường hợp B3B2B1B0 = 0010 ; 0100 ; 1000 tức tương ứng với chuyển mạch đơn lẻ S1 ; S2 ; S3 nối với Vref Tương ứng với trường hợp ta có điện áp đưa mạch điện trở hình T :

* Xét mạch làm việc với đóng mở chuyển mạch Si

- Áp dụng nguyên lý xếp chồng giá trị điện áp trên, ta có mạch tương đương mạng điện trở hình T, nội trở tương đương R, sức điện động nguồn tương đương Ve(Ve điện áp cuối đưa mạch

(103)

102

Hình 8.3: Mạch tương đương mạch DAC điện trở hinh T

- Giá trị Ve phụ thuộc việc đóng mở chuyển mạch S3, S2, S1, S0 tức phụ thuộc vào giá trị bit nhị phân đưa vào chuyển đổi B3B2B1B0

- Mạch KĐTT với điện trở đầu vào (R +2R) điện trở hồi tiếp 3R nên có hệ số khuếch đại K=1 > Vout = - Ve (dấu trừ thể điện áp vào ngược pha khuếch đại đảo)

- Vậy, ta có :

- Tổng quát cho mạch chuyển đổi tín hiệu số n bit Bn-1 B1B0

b Sai số chuyển đổi : Đối với mạch DAC điện trở hình T sai số chuyển đổi nguyên nhân sau:

* Sai lệch điện áp chuẩn tham chiếu Vref

- Từ công thức tổng quát, ta tính sai số chuyển đổi DA riêng sai số lệch điện áp chuẩn tham chiếu Vref gây sau:

- Biểu thức cho thấy sai số điện áp tương tự ΔVOUT tỉ lệ với sai lệch ΔVref tỉ lệ thuận với giá trị tín hiệu số đầu vào ( Bn-1 B2 B1 B0)

b Sự trôi điểm "0" khuếch đại thuật tốn

Sự trơi điểm "0" khuếch đại thuật toán ảnh hưởng giá trị tín hiệu số biến đổi Sai số ΔVOUT trôi điểm "0" không phụ thuộc giá trị tín hiệu số

(104)

103

Các chuyển mạch lý tưởng, thực tế điện áp rơi nối thông mạch điện chuyển mạch tuyệt đối Vậy điện áp rơi đóng vai trị tín hiệu sai số đưa đến đầu vào mạng điện trở hình T

* Sai số điện trở

Sai số điện trở gây sai số phi tuyến Sai số điện trở không nhau, tác động gây sai số chuyển đổi DA điện trở khác vị trí khác

b Tốc độ chuyển đổi:

DAC điện trở hình T cơng tác song song (các bit tín hiệu số đầu vào đưa vào song song) nên có tốc độ chuyển đổi cao Thời gian cần thiết cho lần chuyển đổi gồm hai gai đoạn: thời gian trể truyền đạt bit tín hiệu vào xa đến khuếch đại thuật toán thời gian cần thiết để khuếch đại thuật tốn ổn định tín hiệu

1.3 Thông số kỹ thuật chuyển đổi DAC

1.3.1 Độ phân giải (Solution)

- Độ phân giải tỷ số giá trị cực tiểu giá trị cực đại điện áp đầu ra, trị số tỷ số tương ứng tỷ số giá trị cực tiểu giá trị cực đại tín hiệu số đầu vào

- Ví dụ : Đối với DAC 10 bit, độ phân giải là:

- Độ phân giải DAC phụ thuộc vào số bit, nhà chế tạo thường ấn định độ phân giải DAC dạng số bit DAC 10 bit có độ phân giải tinh DAC bit DAC có nhiều bit độ phân giải tinh

1.3.2 Độ tuyến tính (Linearity)

Độ tuyến tính DAC biểu thị sai số phi tuyến Sai số phi tuyến số % giá trị lệch cực đại khỏi đặc tính vào/ra lý tưởng so với giá trị cực đại đầu 1.3.3 Độ xác chuyển đổi (Accuracy)

(105)

104

- Sai số toàn thang khoảng lệch tối đa đầu DAC so với giá trị dự kiến (lý tưởng) biểu diễn dạng phần trăm

- Sai số tuyến tính khoảng lệch tối đa kích thước bậc thang so với kích thước bậc thang lý tưởng

- Điều quan trọng DAC độ xác độ phân giải phải tương thích với

1.3.4 Thời gia xác lập dòng, áp đầu (Settling time)

Thời gian xác lập thời gian từ tín hiệu số đưa vào đến dòng áp đầu ổn định Hoặc xem thời gian xác lập thời gian cần thiết để mức dòng, áp đầu đạt đến số % quy định mức dòng, áp cực đại

1.3.5 Tỉ số phụ thuộc nguồn

DAC chất lượng cao yêu cầu ảnh hưởng biến thiên điện áp nguồn điện áp đầu vô nhỏ Tỉ số phụ thuộc nguồn tỉ số biến thiên mức điện áp đầu với biến thiên điện áp nguồn gây

Nguồn xét để cung cấp cho chuyển mạch cho KĐTT 1.3.6 Các thơng số khác

Ngồi thơng số cần phải quan tâm đên thông số khác DAC sử dụng như:

- Các mức logic cao, thấp, điện trở, điện dung, đầu vào; - Dải động, điện trở, điện dung đầu ra;

- Hệ số nhiệt độ

2 Mạch chuyển đổi tƣơng tự - số ( ADC - Analog to Digital Convert )

2.1.Mạch điện ADC chuyển đổi song song

(106)

105

- Trên hình 11.6 mạch ADC so sánh kiểu song song n bit (Parallel Comparator)

- Mạch có 2n-1 so sánh, ký hiệu từ (C1 -:- C2n-1)

- Có 2n điện trở, ký hiệu từ (R1 -:- R2n) mắc nối tiếp vào nguồn điện áp chuẩn Uref

- Đầu so sánh đưa vào mã hóa ưu tiên thông qua hệ thống nhớ đệm

- Đầu mã hóa đầu ADC

- Đầu vào Uin để đưa mẫu tín tương tự cần chuyển đổi sang tín hiệu số 2.2 Nguyên lý làm việc

- Mức điện áp chuẩn chia điện trở (2n điện trở) Mỗi mức điện áp Uref /

n = 1Δ (mức điện áp lượng tử) Như vậy, lối vào không đảo so sánh từ C1 -:- C2n-1 giá trị điện áp lượng tử 1Δ

- Mẫu điện áp đưa vào chuyển đổi Uin đưa vào tất lối vào đảo so sánh từ (C1 -:- C2n-1) so sánh với mức điện áp lượng tử tương ứng lối vào so sánh

- Kết đưa so sánh đưa vào mã hóa ưu tiên theo thuật tốn thích hợp cho kết tín hiệu số dạng mã nhị phân đầu

- Ví dụ cho mạch ADC bit,

Hình 8.5: Phương pháp phân chia mức lượng tử với mức

- Giả thiết điện áp chuẩn Uref = 1V, điện áp chia cho khoảng, khoảng có điện áp (1/8)V Như bước lượng tử 1Δ = (1/8)V

(107)

106

được đưa vào mã hóa ưu tiên theo thuật tốn biểu diễn hình 11.7 có kết số đưa dạng mã nhị phân

2.3 Giới thiệu IC, khảo sát mạch chuyển đổi 2.3.1 Nội dung:

- Tìm hiểu cấu trúc, chức chân DAC0830

- Lắp mạch, khảo sát nguyên lý hoạt động DAC0830 cho ứng dụng 2.3.2 Tổ chức thực hiện:

1 Board mạch Board cắm dây 1board /

nhóm IC DAC 0830 tương đương IC/ nhóm

3 IC KĐTT LF 351 tương

đương

1 IC/ nhóm

4 Biến trở 10 K

5 Nguồn DC ± 15 VDC/1A

6 Bộ đếm số (4-:- 8) bit /nhóm

7 Dây cắm đấu nối bọc nhựa

9 Đồng hồ VOM Tiêu chuẩn đo lường VN Bảng 8.1: Bảng thiết bị, vật tư khảo sát mạch dùng DAC0830 2.3.4 Quy trình thực

a Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê b Tìm hiểu cấu trúc DAC0830

(108)

107

Hình 8.6: Sơ đồ chân cấu trúc bên DAC0830 Chức chân

* ( CHIP SELECT) chân chọn hoạt động mức thấp Được kết hợp với chân ITL để viết liệu

* ITL (INPUT LACTH ENABLE) chân cho phép chốt ngõ vào, hoạt động mức cao ITL kết hợp với phép viết

* (WRITE) hoạt động mức thấp Được sử dụng để nạp bit liệu ngõ vào chốt Dữ liệu chốt mức cao Để chốt liệu vào phải mức thấp ITL phải mức cao

* (WRITE) tác động mức thấp Chân kết hợp với chân cho phép liệu chốt ngõ vào mạch chốt truyền tới nghi DAC IC

* (TRANSFER CONTROL SIGNAL) tác động mức thấp Cho phép viết

* DI0 – DI7 ngõ vào số DI0 LSB cịn DI7 MSB

* IOUT1 ngõ dịng DAC1 Có trị số cực đại tất bit vào 1, tất bit vào

* IOUT2 ngõ dòng DAC2 Nếu IOUT1 tăng từ cực đại IOUT2 giảm từ cực đại để cho IOUT1 + IOUT2 = số

* Rfb điện trở hồi tiếp nằm IC Luôn sử dụng để hồi tiếp cho Op Amp mắc

(109)

108

* VCC điện áp nguồn cấp cho IC hoạt động từ đến 15V * GND (mass) chung cho IOUT1 IOUT2

c Lắp mạch điều khiển volume số dùng DAC8030 - Nghiên cứu mạch đấu nối (Hình 8.7)

+ Mạch sử dụng nguồn nuôi lưỡng cực ± 15VDC

+ Điện áp biến đổi từ -:- +15V Điện áp cung cấp cho tầng tiền khuếch tăng giảm hệ số khuếch đại cho tầng cơng suất

- Lắp mạch

Hình 8.7: Ứng dụng DAC0830 để điều khiển volume

+ Cắm IC DAC0830 lên bảng mạch + Căm IC LF 351lên bảng mạch + Cắm biến trở 10K

+ Mạch sử dụng nguồn nuôi lưỡng cực ± 15VDC

+ Điện áp biến đổi từ -:- +15V Điện áp cung cấp cho tầng tiền khuếch tăng giảm hệ số khuếch đại cho tầng công suất

- Lắp mạch

+ Cắm IC DAC0830 lên bảng mạch + Căm IC LF 351lên bảng mạch + Cắm biến trở 10K

+ Kết nối mạch điện dây cắm

(110)

109 + Cấp nguồn ±15VDC từ nguồn

+ Mắc đồng hồ đo VOM thang đo VDC tới lối Vout + Khởi phát đếm hoạt động chế độ nhân công

+ Quan sát kết điện áp kích thích đếm theo xung nhịp Câu hỏi ôn tập

Câu 1: Trình bày nguyên lý làm việc chuyển đổi ADC ? Câu 2: Trình bày nguyên lý làm việc chuyển đổi DAC ?

Tài liệu tham khảo:

[1] Đỗ Xuân Thụ – Kỹ thuật điện tử – NXB Giáo dục – 1995

[2] Đặng Văn Chuyết – Kỹ thuật điện tử số – NXB giáo dục – 1997 [3] Võ Trí An – Kỹ thuật điện tử số ứng dụng – NXBKHKT – 1994 [4] Nguyễn Thúy Vân – Kỹ thuật số – NXBKHKT – 1996

[5] Nguyễn Thúy Vân – Thiết kế lôgic mạch số – NXBKHKT – 1996

[6] Dương Minh Trí – Sơ đồ chân linh kiện bán dẫn – NXB Khoa học kỹ thuật 1997

[7] ELWE Digital experiment