Xây dựng bộ tính toán sine và cosine dựa trên lõi xử lý dấu chấm tĩnh 32 bit

ĐẠI HỌC QUỐC GIA TP HCM TRƯỜNG ĐẠI HỌC BÁCH KHOA Nguyễn Xn Mỹ XÂY DỰNG BỘ TÍNH TỐN SINE VÀ COSINE DỰA TRÊN LÕI XỬ LÝ DẤU CHẤM TĨNH 32 BIT Chuyên ngành : Khoa Học Máy Tính Mã số: 60.48.01 LUẬN VĂN THẠC SĨ TP HỒ CHÍ MINH, tháng 06 năm 2014 CƠNG TRÌNH ĐƯỢC HỒN THÀNH TẠI TRƯỜNG ĐẠI HỌC BÁCH KHOA –ĐHQG -HCM Cán hướng dẫn khoa học : PGS TS Đinh Đức Anh Vũ TS Bùi Trọng Tú Cán chấm nhận xét : TS Trần Ngọc Thịnh Cán chấm nhận xét : TS Nguyễn Minh Sơn Luận văn thạc sĩ bảo vệ Trường Đại học Bách Khoa, ĐHQG Tp HCM ngày 14 tháng năm 2014 Thành phần Hội đồng đánh giá luận văn thạc sĩ gồm: (Ghi rõ họ, tên, học hàm, học vị Hội đồng chấm bảo vệ luận văn thạc sĩ) PGS TS Đinh Đức Anh Vũ TS Trần Văn Hoài TS Trần Ngọc Thịnh TS Nguyễn Minh Sơn TS Hu nh Tường Nguyên Xác nhận Chủ tịch Hội đồng đánh giá LV Trưởng Khoa quản lý chuyên ngành sau luận văn sửa chữa (nếu có) CÁN BỘ HƯỚNG DẪN CÁN BỘ PHẢN BIỆN PGS TS Đinh Đức Anh Vũ TS TRẦN NGỌC THỊNH CHỦ TỊCH HỘI ĐỒNG TRƯỞNG KHOA KH&KTMT TS Trần Văn Hoài PGS TS Thoại Nam ĐẠI HỌC QUỐC GIA TP.HCM TRƯỜNG ĐẠI HỌC BÁCH KHOA CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM Độc lập - Tự - Hạnh phúc NHIỆM VỤ LUẬN VĂN THẠC SĨ Họ tên học viên: Nguyễn Xuân Mỹ MSHV: 12070524 Ngày, tháng, năm sinh: 09/02/1988 Nơi sinh: Bạc Liêu Chuyên ngành: Khoa Học Máy Tính Mã số : 60.48.01 I TÊN ĐỀ TÀI: Xây dựng tính tốn Sine Cosine dựa lõi xử lý dấu chấm tĩnh 32 bit II NHIỆM VỤ VÀ NỘI DUNG: Xây dựng giải thuật hiệu việc tính tốn Sine Cosine dựa kiến trúc lõi xử lý dấu chấm tĩnh 32 bit Hiện thực kiểm chứng giải thuật đề Đề tài tập trung nghiên cứu xây dựng giải thuật tính tốn hàm lượng giác : Sine Cosine, dựa tài nguyên sẵn có lõi xử lý dấu chấm tĩnh 32 bit Giải thuật sử dụng kết hợp hai phương pháp: tra bảng xấp xỉ đa thức Ưu điểm giải thuật khơng sử dụng thêm tính tốn dấu chấm động nào, tính toán giá trị thập phân định dạng dấu chấm tĩnh III NGÀY GIAO NHIỆM VỤ : 24/06/2014 IV NGÀY HOÀN THÀNH NHIỆM VỤ: 23/05/2014 V CÁN BỘ HƯỚNG DẪN: PGS TS Đinh Đức Anh Vũ TS Bùi Trọng Tú Tp HCM, ngày tháng năm 20 TRƯỞNG KHOA KH&KTMT (Họ tên chữ ký) PGS TS Thoại Nam CÁN BỘ HƯỚNG DẪN (Họ tên chữ ký) PGS TS Đinh Đức Anh Vũ Ghi chú: Học viên phải đóng tờ nhiệm vụ vào trang tập thuyết minh LV CBHDKH: TS Bùi Trọng Tú PGS TS Đinh Đức Anh Vũ Học viên: Nguyễn Xn Mỹ Xây dựng tính tốn Sine Cosine dựa lõi xử lý dấu chấm tĩnh 32 bit LỜI CÁM ƠN Để hoàn thành đề tài luận văn chân thành cảm ơn tới: PGS TS Đinh Đức Anh Vũ, cán hướng dẫn khoa học, không ngừng hướng dẫn, bảo hỗ trợ định hướng nghiên cứu đề tài TS Bùi Trọng Tú, cán hướng dẫn khoa học, ln theo sát hỗ trợ q trình thực đề tài Tôi xin chân thành cảm ơn thầy cô Khoa Khoa Học Kỹ Thuật Máy Tính thầy trường Đại Học Bách Khoa TP HCM tận tình giảng dạy tơi thời gian học tập nghiên cứu trường Xin cảm ơn tới gia đình, bạn bè, người ln ủng hộ, chia khó khăn tơi suốt q trình làm đề tài luận văn Tơi xin chần thành cảm ơn TpHCM, ngày 16 tháng 06 năm 2014 Học viên Nguyễn Xuân Mỹ i CBHDKH: TS Bùi Trọng Tú PGS TS Đinh Đức Anh Vũ Học viên: Nguyễn Xn Mỹ Xây dựng tính tốn Sine Cosine dựa lõi xử lý dấu chấm tĩnh 32 bit Hình phụ lục - Hình vẽ Các cổng logic, hàm Khi chọn xong cổng logic hay hàm dùng cơng cụ nối dây để vẽ mạch hoàn chỉnh  Các file thiết kế Nhấn New, chọn tab Device Design Files, chọn Verilog HDL (hay VHDL hay AHDL) Với cách này, mạch điện mô tả đoạn mã thể đầu vào đầu khối mạch cách xử chúng Trong luận án này, lấy ví dụ thiết kế mạch đếm bit dùng Verilog HDL file  Tạo file Từ giao diện Altera Quartus chọn File New Project Wizard Hiện: 62 CBHDKH: TS Bùi Trọng Tú PGS TS Đinh Đức Anh Vũ Học viên: Nguyễn Xn Mỹ Xây dựng tính tốn Sine Cosine dựa lõi xử lý dấu chấm tĩnh 32 bit Hình phụ lục - Hình vẽ Giao diện Dự án Nhấn Next Next để bảng Thiết lập linh kiện (Family & Device Settings), chọn linh kiện FPGA mà ta dùng, nhấn Finish Lúc này, ta có Project Hình phụ lục - Thêm file Thiết kế vào Project 63 CBHDKH: TS Bùi Trọng Tú PGS TS Đinh Đức Anh Vũ Học viên: Nguyễn Xuân Mỹ Xây dựng tính toán Sine Cosine dựa lõi xử lý dấu chấm tĩnh 32 bit Nhấn File New Hình phụ lục - Hình vẽ Giao diện file thiết kế Để tạo file thiết kế cho Dự án, ta dùng sơ đồ khối (nhấn Block Diagram Schematic File) hay dùng ngôn ngữ mô tả phần cứng như: AHDL, Verilog HDL hay VHDL ho c dùng kiểu EDIF Ở đây, để chọn dùng ngôn ngữ Verilog HDL  Bộ đếm nhị phân bit Một đếm nhị phân bít gồm đầu vào: đầu vào xung đếm (clock), đầu vào xóa đếm (clear) đầu nhị phân Q0, Q1, Q2, Q3 64 CBHDKH: TS Bùi Trọng Tú PGS TS Đinh Đức Anh Vũ Học viên: Nguyễn Xn Mỹ Xây dựng tính tốn Sine Cosine dựa lõi xử lý dấu chấm tĩnh 32 bit Hình phụ lục - Hình vẽ Sơ đồ m ch đếm nhị phân 4bit Đoạn mã dùng Verilog để mô tả đếm sau: //4-bit Binary counter module counter(Q , clock, clear); // I/O ports output [3:0] Q; input clock, clear; //output defined as register reg [3:0] Q; always @( posedge clear or negedge clock) begin if (clear) Q