Bài giảng Điều khiển logic và PLC: Bài 3 - ĐH Bách Khoa Hà Nội

Bài giảng Điều khiển logic và PLC - Bài 3: Tổng hợp mạch logic tuần tự cung cấp cho người học các kiến thức: Khái niệm mạch logic tuần tự, tổng hợp mạch logic tuần tự, phương pháp ma trận trạng thái,... Mời các bạn cùng tham khảo nội dung chi tiết.

ĐIỀU KHIỂN LOGIC VÀ PLC Nội dung Bo mon TDH Bach Khoa Cơ sở cho Điều khiển logic Tổng hợp tối thiểu hóa mạch logic tổ hợp Tổng hợp mạch logic Tổng quan PLC Kỹ thuật lập trình PLC DKLG&PLC 2019 Tổng hợp mạch logic 3.1 Khái niệm mạch logic Định nghĩa Tính chất Phân loại Biểu diễn đồ thị thời gian 3.2 Tổng hợp mạch logic  Phương pháp ma trận trạng thái  Phương pháp GRAFCET Tổng hợp mạch logic 3.1 Khái niệm mạch logic Định nghĩa Tính chất Phân loại Biểu diễn đồ thị thời gian 3.2 Tổng hợp mạch logic  Phương pháp ma trận trạng thái  Phương pháp GRAFCET Bo mon TDH Bach Khoa DKLG&PLC 2019 3.1 Khái niệm mạch logic • Định nghĩa: Mạch logic mạch logic mà tín hiệu mạch khơng phụ thuộc vào tín hiệu đầu vào, mà phụ thuộc vào thứ tự, thời gian tác động tín hiệu vào • Tính chất – Có nhớ – Có yếu tố thời gian – Cùng tín hiệu vào, tín hiệu khác (các trạng thái hay trạng thái làm việc) – Mạch vịng kín (có phản hồi) tín hiệu vào Mạch logic tổ hợp tín hiệu Mạch nhớ 3.1 Khái niệm mạch logic • Phân loại – Mạch logic đồng bộ: việc chuyển trạng thái mạch phụ thuộc vào tín hiệu đầu vào, trạng thái trước đó, mà cịn phụ thuộc vào xung đồng • Dùng phổ biến máy tính (mơn ĐT số) – Mạch logic không đồng bộ: việc chuyển trạng thái mạch phụ thuộc vào tín hiệu đầu vào, trạng thái trước • Khơng có tín hiệu đồng • Thường gặp cơng nghệ máy sản xuất công nghiệp Bo mon TDH Bach Khoa DKLG&PLC 2019 3.1 Khái niệm mạch logic • Biểu diễn đồ thị thời gian + a1 a2 Y Y a2 _ Y Z a1 a2 Y Z 2 Tổng hợp mạch logic 3.1 Khái niệm mạch logic     Định nghĩa Tính chất Phân loại Biểu diễn đồ thị thời gian 3.2 Tổng hợp mạch logic  Phương pháp ma trận trạng thái  Phương pháp GRAFCET Bo mon TDH Bach Khoa DKLG&PLC 2019 3.2 Tổng hợp mạch logic • Phương pháp ma trận trạng thái Yêu cầu công nghệ Chuyển trình cơng nghệ thành biến logic Mã hóa tốn Lập bảng chuyển trạng thái Tối thiểu hóa hàm logic Rút gọn bảng chuyển Thực mạch nhớ Mã hóa biến trung gian Xác định hàm logic cho biến trung gian biến • Ví dụ 1: a0 a1 P T • Xác định biến vào ra: • Graph chuyển trạng thái: • Vào a0a1 = Ra PT 10 10 01 01 00 01 Lập bảng chuyển trạng thái MI Trạng thái Tín hiệu vào:a0a1 a1 a0 00 01 11 10 Tín hiệu P T (sang phải) (trên đường sang phải) 0 1 (sang trái) (trên đường sang trái) Bo mon TDH Bach Khoa 00 10 DKLG&PLC 2019 • Điền bảng chuyển trạng thái MI: đỉnh 10 10 00 10 Trạng thái 01 01 00 01 Tín hiệu vào:a0a1 a1 a0 00 01 11 10 (sang phải) (trên đường sang phải) 3 (sang trái) (trên đường sang trái) Tín hiệu P T 1 0 1 • Điền bảng chuyển trạng thái MI: cung có hướng 10 10 00 10 Trạng thái 00 01 Tín hiệu vào:a0a1 a1 a0 00 01 11 10 Tín hiệu P T (sang phải) 2 (trên đường sang phải) 1 (sang trái) (trên đường sang trái) Bo mon TDH Bach Khoa 01 01 DKLG&PLC 2019 • Graph chuyển trạng thái: 00 10 10 10 • 00 01 Lập bảng chuyển trạng thái MI Trạng thái Tín hiệu vào:a0a1 a1 a0 00 01 11 10 Tín hiệu P T (sang phải) 2 (trên đường sang phải) 1 (sang trái) (trên đường sang trái) • 01 01 Lập bảng chuyển trạng thái M II: nhập hàng M I  Quy tắc nhập hàng  Không quan tâm đến giá trị biến đầu ra, ưu tiên nhập hàng có đầu giống  Trên cột biến vào, hàng phải có số ký hiệu trạng thái giá trị trống  Số hàng nhập nhiều  Trạng thái ổn định nhập với không ổn định ghi trạng thái ổn định  Trạng thái (/không) ổn định nhập với ô trống ghi trạng thái (/không) ổn định Bo mon TDH Bach Khoa DKLG&PLC 2019 Bảng M I Trạng thái Tín hiệu vào:a0a1 a1 a0 00 01 11 10 Tín hiệu P T (sang phải) 2 (trên đường sang phải) 1 (sang trái) (trên đường sang trái) 1 a1 Bảng M II + 2 + 4 10 a0 01 01 10 • Xác định mã hóa biến trung gian – Số lượng biến trung gian tối thiểu Smin S N (N: số hàng M II) – N =  Smin =  chọn biến trung gian X: X – Xác định hàm điều khiển cho biến trung gian X: a1 X 1 3 a1 a0 1 0 X 1 = Bo mon TDH Bach Khoa a0 DKLG&PLC 2019 + • Xác định hàm logic điều khiển biến Cho biến P: a1 X 10 01 Cho biến T X a1 a0 = a0 X a0 10 01 a1 = • Sơ đồ nguyên lý + _ a1 a0 X X X Nếu thay X T, chuyện xảy ra? P X T Trong hàng M II, trạng thái ổn định có giá trị đầu ra, cho phép dùng biến làm biến trung gian Bo mon TDH Bach Khoa DKLG&PLC 2019 • Ví dụ 2: nút ấn m d, thiết bị điện T – Ấn nút m: đóng điện cho T – Ấn nút d: cắt điện T Vào md = Ra T • Chọn biến vào ra: • Graph chuyển trạng thái 00 10 00 01 11 00 10 00 01 11 Bảng M I Trạng thái Tín hiệu vào: md 00 Bo mon TDH Bach Khoa 11 10 2 3 4 5 1 01 Tín hiệu T DKLG&PLC 2019 10 Bảng M I 000 00 100 10 000 10 001 00 010 01 000 01 Bảng M II Xác định mã hóa biến trung gian: X ; Y Nhận xét: Biến trung gian trùng với biến đầu T = X; N = Y Bo mon TDH Bach Khoa XY = TN = 00 XY = TN = 10 XY = NT = 01 DKLG&PLC 2019 13 Chú ý: Chuyển từ bảng MII sang bảng Các nô TN = 00 TN = 10 TN = 01 abc 000 TN 00 00 001 00 01 10 01 00 01 10 10 00 01 10 01 011 010 110 111 101 100 11 10 abc 000 TN 00 01 001 011 010 110 111 101 100 0 0 1 0 001 = 11 10 abc 000 TN 00 01 011 010 + ̅ 110 111 101 100 1 0 11 10 = Bo mon TDH Bach Khoa + ̅ DKLG&PLC 2019 14 _ + a T b c a c T b N + N _ T N Đ N T CKĐ • BTVN: • Cho nút ấn A, B, C điều khiển động M1, M2 – – – – m Bo mon TDH Bach Khoa A: M1 làm việc B: M2 làm việc C: M1, M2 dừng M1 làm việc trước M2 làm việc b0 b1 m b0 b1 a0 a0 a1 a1 DKLG&PLC 2019 15 • Ví dụ 4: Chu trình làm việc: • A sang phải (A+) • A sang trái (A-) • B xuống (B+) • B lên (B-) • Nhận xét: – Số biến vào lớn – Có thể rút gọn số biến vào: • Chọn a cho a1 tín hiệu đóng (set) a, a0 tín hiệu cắt (reset) a = + = + • Chọn b cho b1 tín hiệu đóng (set) b, b0 tín hiệu cắt (reset) b Bo mon TDH Bach Khoa DKLG&PLC 2019 16 Biến vào ra: Vào ab = Ra A A B B = + = + Graph chuyển trạng thái 00 1000 10 0100 00 0010 01 0001 Bảng M I Trạng thái Tín hiệu vào:ab b a 00 01 11 10 A+ A- B+ B- 1 0 0 3 0 4 0 b Bảng M II Bo mon TDH Bach Khoa Tín hiệu + + 3 1000 0010 0001 DKLG&PLC 2019 a 2 0100 17 • Xác định mã hóa biến trung gian: – Smin = 1, chọn biến trung gian biến X (không thể lấy biến biến trung gian) X b X a 40 b X 1 a 0 1 = + • Lập bảng Các nơ để xác định hàm logic điều khiển biến Cho biến A+: b b a a X 1000 0001 0010 Cho biến A- 0100 X X Bo mon TDH Bach Khoa 0 = b a 0 = DKLG&PLC 2019 18 Cho biến B+: b b a a X 1000 0001 0010 Cho biến B- 0100 X Bo mon TDH Bach Khoa 0 X = b a 0 = DKLG&PLC 2019 19 Tổng hợp mạch logic 3.1 Khái niệm mạch logic     Định nghĩa Tính chất Phân loại Biểu diễn đồ thị thời gian 3.2 Tổng hợp mạch logic  Phương pháp ma trận trạng thái  Phương pháp GRAFCET 3.2 Tổng hợp mạch logic • Phương pháp GRAFCET trạng thái ban đầu tác nhân kích thích trạng thái làm việc tác nhân kích thích … – Biểu diễn q trình cơng nghệ dạng lưu đồ (graph) trạng thái làm việc – Xây dựng hàm logic điều khiển sơ đồ điều khiển từ lưu đồ (graph) trạng thái làm việc tác nhân kích thích n-1 n trạng thái làm việc n tác nhân kích thích n Bo mon TDH Bach Khoa DKLG&PLC 2019 20 • Phương pháp GRAFCET – Một số ký hiệu Tên gọi Ký hiệu Trạng thái ban đầu Trạng thái thông thường k k Trạng thái hoạt động Cung định hướng chuyển tiếp • Phương pháp GRAFCET – Mỗi trạng thái ứng với một nhóm hành động hồn chỉnh – Mỗi chuyển tiếp kèm với tác nhân kích thích (điều kiện logic) biểu thị điều kiện chuyển trạng thái – Trạng thái hoạt động: thực thi hành động tương ứng với trạng thái – Hoạt động GRAFCET: trạng thái hoạt động theo trình tự quy định (di chuyển token) Bo mon TDH Bach Khoa DKLG&PLC 2019 21 • Quy tắc hoạt động GRAFCET (quy tắc vượt qua chuyển tiếp) – Chuyển tiếp sẵn sàng: trạng thái trước chuyển tiếp (đầu vào) hoạt động – Chuyển tiếp vượt qua: chuyển tiếp sẵn sàng tác nhân kích thích xảy (điều kiện logic đúng) – Khi vượt qua chuyển tiếp: Các trạng thái trước chuyển tiếp ngừng hoạt động, đồng thời trạng thái sau (đầu ra) hoạt động Ví dụ 1: m a0 P a1 T trạng thái ban đầu Ấn nút m đầu hành trình Đi sang phải cuối hành trình Đi sang trái Đã đầu hành trình Bo mon TDH Bach Khoa DKLG&PLC 2019 22 • Xây dựng hàm logic từ GRAFCET – Mỗi trạng thái i ứng với biến Si – Mỗi biến Si có hàm đóng (set) hàm cắt (reset) = = = i-1 Si-1 fi-1 + i i+1 – Cần tín hiệu xác lập trạng thái ban đầu ( ) = Ví dụ 2: m a0 Si fi Si+1 + P a1 T g Xác lập trạng thái ban đầu 0 trạng thái ban đầu m.a0 Ấn nút m đầu hành trình 1 Đi sang phải Đi sang trái S2 = T a0 Đã đầu hành trình Bo mon TDH Bach Khoa S1 = P a1 cuối hành trình S0 DKLG&PLC 2019 23 g = = S0 m.a0 = = S1 = P a1 = = S2 = T a0 + = + = = + Sơ+đồ điều khiển rơ le-tiếp điểm S2 S1 S0 m a0 S0 S2 S1 a1 S1 S0 S2 S1 ̅ + ̅ S0 S1 S2 P S2 Bo mon TDH Bach Khoa ̅ + _ g a0 T DKLG&PLC 2019 24 – Các dạng mạch đặc biệt • Mạch phân kỳ “HOẶC” Si i fi+1 fi+3 fi+2 i+1 Si+1 i+2 Si+2 = = = = + i+3 Si+3 + • Mạch hội tụ “HOẶC” i+1 Si+1 i+2 Si+2 fi+1 i+3 Si+3 fi+3 fi+2 i+4 Si+4 = = Bo mon TDH Bach Khoa = + = DKLG&PLC 2019 + 25 • Mạch phân kỳ “VÀ” Si i fi i+1 Si+1 = = i+2 Si+2 = i+3 Si+3 = • Mạch hội tụ “VÀ” i+1 Si+1 i+3 Si+3 i+2 Si+2 fi+4 i+4 Si+4 = = Bo mon TDH Bach Khoa = DKLG&PLC 2019 = 26 b0 • Ví dụ 3Xác định trạng thái ban đầu a0 b1 BB+ trạng thái ban đầu A+ đầu hành trình xuống cuối hành trình ngang A+ A- A- a1 trạng thái xuống cuối hành trình xuống trạng thái lên đầu hành trình xuống cuối hành trình ngang đầu hành trình xuống đầu hành trình ngang trạng thái sang phải trạng thái sang trái cuối hành trình ngang g = = = S0 a0b0 S1=A+ a1 = = = S2=A- a0b1 a 0b S3=B+ b1 Bo mon TDH Bach Khoa đầu hành trình ngang + + = = =( + + +S ) ̅ + + + S4=Bb0 DKLG&PLC 2019 = = =( ̅ + = = =( = + + + ̅ ̅ ) ̅ ) ̅ 27 ... hàng M II) – N =  Smin =  chọn biến trung gian X: X – Xác định hàm điều khiển cho biến trung gian X: a1 X 1 3 a1 a0 1 0 X 1 = Bo mon TDH Bach Khoa a0 DKLG&PLC 2019 + • Xác định hàm logic điều. .. đầu A+ đầu hành trình xuống cuối hành trình ngang A+ A- A- a1 trạng thái xuống cuối hành trình xuống trạng thái lên đầu hành trình xuống cuối hành trình ngang đầu hành trình xuống đầu hành trình... việc – Xây dựng hàm logic điều khiển sơ đồ điều khiển từ lưu đồ (graph) trạng thái làm việc tác nhân kích thích n-1 n trạng thái làm việc n tác nhân kích thích n Bo mon TDH Bach Khoa DKLG&PLC 2019