Đang tải... (xem toàn văn)
Bài giảng Điều khiển logic và PLC - Bài 2: Tổng hợp và tối thiếu hóa mạch logic tổng hợp cung cấp cho người học các kiến thức: Khái niệm mạch logic tổng hợp, tổng hợp mạch logic tổng hợp, tối thiểu hóa mạch logic tổng hợp. Mời các bạn cùng tham khảo.
ĐIỀU KHIỂN LOGIC VÀ PLC Nội dung Bo mon TDH Bach Khoa Cơ sở cho Điều khiển logic Tổng hợp tối thiểu hóa mạch logic tổ hợp Tổng hợp mạch logic Tổng quan PLC Kỹ thuật lập trình PLC DKLG&PLC 2019 Tổng hợp tối thiểu hóa mạch logic tổ hợp 2.1 Khái niệm mạch logic tổ hợp 2.2 Tổng hợp mạch logic tổ hợp Dạng tổng chuẩn đầy đủ Dạng tích chuẩn đầy đủ 2.3 Tối thiểu hóa mạch logic tổ hợp Phương pháp đại số Phương pháp bảng Các nô (Carnough map) Phương pháp Quine Mc Clusky 2.1 Khái niệm mạch logic tổ hợp • Định nghĩa: Mạch logic tổ hợp mạch logic mà tín hiệu mạch phụ thuộc vào tín hiệu đầu vào, khơng phụ thuộc vào thứ tự, thời gian tác động tín hiệu vào • Tính chất • • • • Khơng có nhớ Khơng có yếu tố thời gian Cùng tổ hợp tín hiệu vào, tín hiệu Mạch vòng hở Mạch logic tổ hợp DKLG&PLC 2019 Bo mon TDH Bach Khoa tín hiệu vào tín hiệu 2 Tổng hợp tối thiểu hóa mạch logic tổ hợp 2.1 Khái niệm mạch logic tổ hợp 2.2 Tổng hợp mạch logic tổ hợp Dạng tổng chuẩn đầy đủ Dạng tích chuẩn đầy đủ 2.3 Tối thiểu hóa mạch logic tổ hợp Phương pháp đại số Phương pháp bảng Các nô (Carnough map ) Phương pháp Quine Mc Clusky 2.2 Tổng hợp mạch logic tổ hợp – Dạng tổng chuẩn đầy đủ • Chỉ quan tâm đến tổ hợp giá trị biến làm cho hàm có giá trị Mỗi tổ hợp tương ứng với tích tất biến • Trong tích, biến có giá trị biểu diễn trạng thái thường, biến có giá trị biểu diễn trạng thái phủ định • Hàm logic dạng tổng chuẩn đầy đủ tổng tích Bo mon TDH Bach Khoa x y f(x,y) 0 1 0 1 f ( x, y ) x y x y DKLG&PLC 2019 – Chú ý: Cách ký hiệu rút gọn hàm logic f ( x1 , x2 , x3 ) x1 x2 x3 x1 x2 x3 x1 x2 x3 x1 x2 x3 x1 x2 x3 ( , , )= 0, 2, 5, 6, Thập phân x1 0 0 1 0 1 1 0 1 1 1 1 x2 x3 f(x1,x2,x3) 2.2 Tổng hợp mạch logic tổ hợp – Dạng tích chuẩn đầy đủ • Chỉ quan tâm đến tổ hợp giá trị biến làm cho hàm có giá trị Mỗi tổ hợp tương ứng với tổng tất biến • Trong tổng, biến có giá trị biểu diễn trạng thái thường, biến có giá trị biểu diễn trạng thái phủ định • Hàm logic dạng tích chuẩn đầy đủ tích tổng Bo mon TDH Bach Khoa x y f(x,y) 0 1 0 1 f ( x, y) ( x y )( x y ) DKLG&PLC 2019 Tổng hợp tối thiểu hóa mạch logic tổ hợp 2.1 Khái niệm mạch logic tổ hợp 2.2 Tổng hợp mạch logic tổ hợp Dạng tổng chuẩn đầy đủ Dạng tích chuẩn đầy đủ 2.3 Tối thiểu hóa mạch logic tổ hợp Phương pháp đại số Phương pháp bảng Các nô (Carnough map ) Phương pháp Quine Mc Clusky 2.3 Tối thiểu hóa hàm logic • Phương pháp biến đổi đại số – Dựa vào hệ thức f ( a, b) a b ab ab (a b ab) (ab ab ) (a a)b a(b b ) ba – Nhược điểm: rõ tối thiểu chưa Bo mon TDH Bach Khoa DKLG&PLC 2019 2.3 Tối thiểu hóa hàm logic • Phương pháp bảng Các nơ – Biểu diễn hàm cho dạng bảng Các nô – Nhóm có giá trị khơng xác định cạnh đối xứng thành vịng: • • • • Số vịng 2m, m lớn Các vịng giao khơng trùm lên Các vịng phải phủ hết có giá trị Số vòng phải tối thiểu – Mỗi vòng tương ứng với tích biến có giá trị khơng thay đổi vịng với biểu diễn tương ứng với giá trị biến – Hàm rút gọn tổng tích tương ứng với vịng – Ví dụ 1: f ( x1 , x2 , x3 ) x1 x2 x3 x1 x2 x3 x1 x2 x3 x1 x2 x3 x1 x2 x3 x1 x2 x3 f(x1,x2,x3) 0 0 0 1 1 0 1 1 1 1 1 x1 x2x3 00 01 11 10 0 1 1 , x1 x2x3 = + + 00 01 11 10 0 1 1 , Bo mon TDH Bach Khoa , , DKLG&PLC 2019 = + + – Ví dụ 2: , , , = ̅ ̅ ̅ ̅ + ̅ ̅ + ̅ ̅ + ̅ ̅ + + ̅ ̅ ̅ + ̅ + x3 ̅ ̅ x4 x1x2 x2 x1 , , x3x4 00 01 11 10 00 0 01 0 0 11 1 10 1 1 , + ̅ ̅ = CHƯA TỐI THIỂU ̅ + x3 x4 x1x2 x2 x1 , Bo mon TDH Bach Khoa , x3x4 00 01 11 10 00 0 01 0 0 11 1 10 1 1 , = ̅ ̅ + DKLG&PLC 2019 2.3 Tối thiểu hóa hàm logic • Phương pháp Quine Mc Clusky – Ghi tổ hơp biến theo mã nhị phân (đảo = 0) – Nhóm tổ hợp biến theo số chữ số biểu diễn nhị phân, nhóm i có i chữ số – Ghép tổ hợp nhóm thứ i với nhóm i+1 chúng khác bit vị trí Đánh dấu “-” tổ hợp hình thành Đánh dấu “*” vào tổ hợp tham gia ghép, dấu “” vào tổ hợp ghép – Lặp lại bước đến không kết hợp – Lập bảng phủ tối thiểu: chọn số tổ hợp ghép tối thiểu để phủ hết số tổ hợp ban đầu – Hàm tối thiểu tổng tích ứng với tổ hợp ghép lựa chọn bảng phủ tối thiểu • Ví dụ 1: f (a, b, c) a b c a b c ab c ab c abc 000 001 Nhóm Tổ hợp biến I Tổ hơp biến II 000* -00* 00-* 100* 001* 10-* -01* 101* 1-1 111* 100 101 111 Tổ hợp biến III -0- -0- Bảng phủ -0- 000 001 100 101 X X X X 1-1 X 111 X f (a, b, c) b ac Bo mon TDH Bach Khoa DKLG&PLC 2019 • Ví dụ 2: f (a, b, c, d ) a b c d a bc d a bc d a bcd a bcd ab c d ab c d ab cd abc d abcd 0000 0100 0101 0110 0111 1000 1001 1010 1101 Nhóm Tổ hợp biến I Tổ hợp biến II 0000* 0-00 -000 0100* 1000* 010-* 01-0* 100- 10-0 01- - 01- - 0101* 0110* 1001* 1010* 01-1* 011-* -101* 1-01 -1-1 -1-1 0111* 1101* -111* 11-1* 1111* 1111 Tổ hợp biến III Bảng phủ 0000 0100 0-00 x x -000 x 0101 0110 0111 1000 x 10-0 x 1-01 -1-1 1010 1101 1111 x 100- 01 1001 x x x x x x x x x x x x f (a, b, c, d ) a c d ab c ab d a b bd Bo mon TDH Bach Khoa DKLG&PLC 2019 • Bài tập nhà: • Rút gọn dùng bảng Các nô: f ( x, y, z ) (0,1,6,7) f ( w, x, y, z ) (1,3,7,9,11,15) f (v, w, x, y, z ) (0,4,18,19,23,27,28,29,31) • Rút gọn dùng phương pháp Quine Mc.Clusky f ( x, y, z ) (2,3,4,5) f ( w, x, y, z ) (0,1,4,5,12,13) f ( w, x, y, z ) (1,4,5,7,8,9,13,14,15) Bo mon TDH Bach Khoa DKLG&PLC 2019 10 ... biến I Tổ hợp biến II 0000* 0-0 0 -0 00 0100* 1000* 01 0-* 0 1-0 * 10 0-? ?? 1 0-0 0 1- -? ?? 0 1- -? ?? 0101* 0110* 1001* 1010* 0 1-1 * 01 1-* -1 01* 1-0 1 -1 -1 -1 -1 0111* 1101* -1 11* 1 1-1 * 1111* 1111 Tổ hợp biến... 100* 001* 1 0-* -0 1* 101* 1-1 111* 100 101 111 Tổ hợp biến III -0 -? ?? -0 -? ?? Bảng phủ -0 - 000 001 100 101 X X X X 1-1 X 111 X f (a, b, c) b ac Bo mon TDH Bach Khoa DKLG&PLC 20 19 • Ví dụ 2: f (a,... hiệu vào, tín hiệu Mạch vòng hở Mạch logic tổ hợp DKLG&PLC 20 19 Bo mon TDH Bach Khoa tín hiệu vào tín hiệu 2 Tổng hợp tối thiểu hóa mạch logic tổ hợp 2. 1 Khái niệm mạch logic tổ hợp 2. 2 Tổng
