§¹i häc Th¸i Nguyªn Tr−êng §¹i häc Kü thuËt C«ng NghiÖp Bé m«n: Kü thuËt m¸y

Đại học Thái Nguyên Trờng Đại học Kỹ thuật Công Nghiệp Bộ môn: Kỹ thuật máy tính Kỹ thuật Vi xư lý (PhÇn I) Häc phÇn: Kü tht Vi Xư lý I (45 tiết lý thuyết) Tài liệu tham khảo + Kỹ thuật vi xử lý - Văn Thế Minh + Kỹ thuật vi xử lý máy vi tính - Đỗ Xuân Thụ & Hồ Khánh Lâm + Ngôn ngữ lập trình Assembly IBM PC - YthaYu + Kỹ thuật lập trình điều khiển hệ thống - Đỗ Xuân Tiến + Kỹ thuật vi điều khiển - Lê Văn Doanh & Phạm Khắc Chơng + Cẩm nang lập trình hệ thống - Norton (Dịch: Nguyễn Minh San - Hoàng Đức Hải) + Kiến trúc máy tính - Nguyễn Đình Việt + Cấu trúc máy vi tính - Trần Quang Vinh + Cấu trúc máy vi tính thiết bị ngoại vi - Nguyễn Nam Trung + The Intel Microprocessors 8086/8088, 80186/80188, 80286, 80386, 80486, Pentium, and Pentium Pro Processor Architecture, Programming, and Interfacing Barry B.Brey Kh¸i qu¸t: Kü thuật vi xử lý môn học quan trọng việc nghiên cứu phần cứng máy tính Các kiến thức môn học cần có để phục vụ cho môn học bao gồm: + Lý thuyết mạch + Kỹ thuật mạch điện tử (tơng tự, thụ động) + Kỹ thuật ®iƯn tư sè (2 møc: 0, 1, bé nhí) + Kiến trúc máy tính Mục lục Trang Chơng Hệ vi xử lý Vi xử lý gì? C¸c thÕ hƯ cđa bé vi xư lý a ThÕ hƯ (1971 ®Õn 1973) b ThÕ hƯ (1974 ®Õn 1977) c ThÕ hÖ (1978 ®Õn 1982) d ThÕ hƯ (1983 ®Õn nay) Giíi thiƯu cÊu tróc cđa hƯ vi xư lý a CPU – Bé xử lý trung tâm b Bộ nhớ bán dẫn (ROM, RAM) http://www.ebook.edu.vn Trờng đại học kỹ thuật Công Nghiệp c Hệ thống vào (I/O) d Liên hệ khèi Ch−¬ng Bé vi xư lý 8088 cđa Intel Giới thiệu hoạt động vi xử lý 8088 a Giới thiệu chung b Cấu trúc hoạt ®éng cđa bé VXL 8088 c Bé vi xư lý 8086 8088 (SGK) Chế độ địa 8088 a C¸ch m· ho¸ lƯnh cđa bé VXL 8088/88 b Chế độ địa ghi c Chế độ địa tức d Chế độ địa tực tiếp e Chế độ địa gián tiếp qua ghi f Chế độ địa tơng đối sở g Chế độ địa tơng đối số h Chế độ địa tơng đối số sở Mô tả tập lệnh 8088 a Nhóm lệnh chun d÷ liƯu b Nhãm lƯnh sè häc c Nhãm lệnh logic, dịch quay d Nhóm lệnh so sánh e Nhóm lệnh rẽ nhánh (nhảy), lặp f Nhóm lệnh đặc biệt Chơng Lập trình hợp ngữ cho 8088 máy tính IBM PC Giới thiệu chung Giới thiệu khung chơng trình a Cấu trúc lệnh hợp ngữ b Dữ liệu cho chơng trình hợp ngữ c Biến d Khung chơng trình hợp ngữ Cách tạo cho chạy chơng trình hợp ngữ Các cấu trúc lập trình assembly a Cấu trúc tuần tù b CÊu tróc lùa chän c CÊu tróc Case d CÊu tróc For – e CÊu tróc While – f CÊu tróc Repeat – until Trun tham sè C¸c vÝ dơ thĨ a Mét số ngắt DOS BIOS b Các ví dụ c Các tuỳ chọn MASM LINK Nguyễn Tiến Duy Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật máy tính http://www.ebook.edu.vn Trờng đại học kỹ thuật Công Nghiệp d Các hớng dẫn chơng trình dịch MASM e Chơng trình gỡ rối Debug Chơng GhÐp 8088 víi bé nhí vµ tỉ chøc vµo liệu Giới thiệu tín hiệu chân 8088 mạch phụ trợ a Bảy nhóm tín hiệu b Phân kênh để tách thông tin đệm bus c Mạch tạo xung nhịp 8284 d Mạch điều khiển bus 8288 e Biều đồ thời gian lƯnh ®äc/ghi Phèi ghÐp 8088 víi bé nhí a Bộ nhớ bán dẫn b Giải mà địa cho bé nhí c Phèi ghÐp 8088 víi bé nhí Phối ghép 8088 với thiết bị ngoại vi a Các kiểu phối ghép vào b Giải mà địa cho thiết vị vào/ra c Các mạch cổng đơn giản d Mạch phối ghép vào/ra song song lập trình đợc PPI 8255 Chơng Vào liệu cách thăm dò Giới thiệu chung phơng pháp điều khiển vào/ra liệu Vào/ra liệu cách thăm dò trạng thái sẵn sàng thiết bị Chơng Ngắt xử lý ngắt hệ Vi xử lý 8088 Sự cần thiết phải ngắt CPU Ngắt vi xử lý 8088 a Các loại ngắt hệ 8088 b Đáp ứng CPU có yêu cầu ngắt c Xử lý u tiên ngắt d Mạch điều khiển ngắt u tiên PPI 8259A Chơng Vào liệu DMA Nguyên tắc việc trao đổi liệu với thiết bị ngoại vi cách thâm nhập trực tiếp vào nhớ (DMA) DMAC 8237-5 hƯ vi xư lý 8088 a TÝn hiƯu HOLD vµ HLDA CPU 8088 b M¹ch DMAC 8237-5 cđa Intel Ngun TiÕn Duy – Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật máy tính http://www.ebook.edu.vn Trờng đại học kỹ thuật Công NghiƯp Ch−¬ng HƯ vi xư lý Vi xư lý gì? Ngày xu hớng số hoá dạng tín hiệu đợc khẳng định rõ nét nhiều lĩnh vực: Điện tử, tin học, viễn thông, công nghệ thông tin, kỹ thuật điều khiển tự động tín hiệu số có cấu trúc đơn giản, dễ tính toán, xử lý gia công Việc xử lý, tính toán, điều khiển đợc thực chủ yếu máy tính PC (Hay hệ vi xử lý nói chung) Các hệ vi xử lý thờng đợc ghép nối giao tiếp với nhiều thiết bị ngoại vi khác Mỗi thiết bị làm việc môi trờng khác nh chức năng, nhiệm vụ khác Môi trờng thiết bị là: + Điện, điện tử + Cơ, điện + Quang điện tử Chức năng, nhiệm vụ thiết bị nh: + Thông tin vô tuyến, hữu tuyến + Kỹ thuật viễn thông + Robốt, máy công cụ, dây truyền sản xuất tự động Các hệ thống làm nhiệm vụ xử lý điều khiển nói chung có thành phần làm nhiệm vụ xử lý đợc chế tạo công nghệ vi điện tử với độ tích hợp cao cao, chúng thờng đợc gọi vi xử lý (MicroProcessor) Các vi xử lý hoạt động (làm việc) theo chơng trình, dùng để tính toán điều khiển hoạt động hệ thống Việc xây dựng chơng trình điều khiển thiết bị cho chúng làm việc xác, đồng phức tạp Các hệ thống thông minh vai trò vi xử lý quan trọng C¸c thÕ hƯ cđa bé vi xư lý a ThÕ hệ (1971 đến 1973) Năm 1971 Intel cho ®êi bé vi xư lý (VXL) 4004 (dïng cho c¸c máy tính cầm tay) đợc chế tạo công nghệ PMOS Đây VXL bit liệu, 12 bit địa có 2250 Transitor Tiếp theo, Intel cho đời VXL 4040 VXL đợc cải tiến từ VXL 4004 Trong thời gian này, Intel tiếp tục cho đời VXL 8008 VXL bit liệu Đặc điểm vi xử lý khoảng thời gian là: + Tốc độ thực hiện: 10 ữ 60 (às/lệnh) + Tần số đồng hồ: fCLK = 0,1 ữ 0,8 MHz + Cần nhiều mạch phụ trợ để tạo nên hệ vi xư lý hoµn chØnh b ThÕ hƯ (1974 đến 1977) Trong thời gian Intel lần lợt cho đời VXL 8080, 8085 Motorola có VXL 6800, 6809 Zilog cã bé VXL Z80 vµ Signetics có VXL 6520 Đặc điểm vi xử lý khoảng thời gian là: Nguyễn Tiến Duy Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật máy tính http://www.ebook.edu.vn Trờng đại học kỹ thuật Công Nghiệp Tập lệnh phong phú Là vi xử lý bit liệu Khả phân biệt địa nhớ lên tới 64 KB (16 bit địa chỉ) Khả phân biệt địa cổng 256 cổng cho thiết bị ngoại vi (sử dụng bit để đánh địa cho cổng) + Tốc độ ữ (às/lệnh) + Tần số ®ång hå: fCLK = ÷ MHz øng dơng: + + + + + Điều khiển hệ thống công nghiệp + Chế tạo máy tính bit nh− Apple II c ThÕ hƯ (1978 ®Õn 1982) Trong khoảng thời gian Intel lần lợt cho đời VXL 8086, 8088, 80186, 80286 Motorola có VXL 68000, 68010 Đặc điểm vi xử lý khoảng thời gian là: Là vi xử lý 16 bit liệu Tập lệnh đầy đủ Khả phân biệt địa nhớ từ MB đến 16 MB Khả phân biệt địa cổng 64 K cổng cho thiết bị ngoại vi (đối với VXL Intel) + Tốc độ 0,1 ữ (às/lệnh) + Tần số đồng hồ: fCLK = ữ 10 MHz ứng dụng: + + + + + Chế tạo máy tính IBM PC, PC/XT, PC/AT máy tính Macintosh cđa Apple d ThÕ hƯ (1983 ®Õn nay) Trong thời gian Intel thể sức mạnh vợt trội hÃng khác việc chế tạo vi xử lý Intel liện tục cho đời VXL 80386, 80486 VXL 32 bit liệu, có bên đơn vị quản lý nhớ (MMU) cho phép chạy chế độ nhớ ảo đa nhiệm Tiếp theo VXL Pentium, Pentium II, Pentium III, Pentium IV VXL 64 bit liệu Motorola có VXL 68020, 68030, 68040, 68060 Đặc điểm vi xử lý khoảng thời gian là: + 32 bit địa chỉ, nên chế độ thực khả phân biệt địa nhớ GB Trong chế độ nhớ ảo chúng có khả quản lý không gian nhớ lên tới 64 TB (Teta Byte) + Cơ chế xử lý xen kẽ dòng mà lệnh (Pipline) + Bé nhí Èn (Cache) + Cã bé qu¶n lý nhớ (MMU), đồng xử lý toán học đợc tích hợp bên + Tốc độ ữ 112 (triệu lệnh/às) + Tần số đồng hồ: fCLK = 10 ữ 100 MHz cao ứng dụng: + Chế tạo máy tính có tốc độ cao, máy chủ đáp ứng cho xử lý lớn nh thống kê hàng ngày ngân hàng, khí tợng thuỷ văn, mô trình, lĩnh vực quân + Các máy tính Nguyễn Tiến Duy Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật máy tính http://www.ebook.edu.vn Trờng đại häc kü tht C«ng NghiƯp Giíi thiƯu cÊu tróc hệ vi xử lý Chúng ta đà đợc tìm hiểu qua đời vị trí vi xử lý Bộ VXL thành phần (trái tim) máy tính, đợc kết hợp với phận mạch điện tử khác nh nhớ (bộ nhớ bán dẫn), phối ghép vào để tạo nên hệ vi xử lý nói chung mà máy tính trờng hợp ứng dụng thĨ cđa hƯ vi xư lý Data bus Control bus CPU Memory ROM RAM Phèi ghÐp vµo I/O ThiÕt bị vào Thiết bị Address bus Hình vẽ: Hệ vi xö lý + + + + CPU (Central Processing Unit) - Bé xư lý trung t©m Memory: Bé nhí bán dẫn I/O (Input/Output): Khối phối ghép với thiết bị ngoại vi Bus tập đờng dây truyền thông tin, tÝn hiÖu gåm: - Data bus - Control bus - Address bus a CPU – Bé xö lý trung tâm Là mạch điện tử có độ tích hợp cao (là trái tim hệ vi xử lý) Ngày thờng vi mạch có độ tích hợp VLSI Chức năng: - Điều khiển hoạt động hệ vi xử lý (hoạt động tính toán) Thực lệnh, xử lý liệu Nguyên tắc hoạt động: Hoạt động theo chơng trình nằm nhớ Nó nhận lần lợt nhận lệnh từ nhớ, lệnh đợc ghi dới dạng bit 0, sau giải mà lệnh thành xung điều khiển tơng ứng thao tác lệnh để điều khiển khối chức thực thao tác Quá trình thực bao gồm trao đổi liệu với nhớ Để thực đợc nh trên, bên CPU có ghi lu địa lệnh chuẩn bị đợc thực hiện, gọi ghi trỏ lệnh (Instruction Pointer - PC), hay đợc gọi đếm chơng trình (Program Counter - PC) Nguyễn Tiến Duy Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật máy tính http://www.ebook.edu.vn Trờng đại học kỹ thuật Công Nghiệp Các thành phần vi xử lý: - - - Đơn vị điều khiển (Control Unit - CU): điều khiển hoạt động CPU thành phần khác hệ theo chơng trình đà định (dÃy lệnh) xung điều khiển Đơn vị số học logic (Arithmetic and Logic Unit - ALU): thực chức xử lý liệu (tính toán) nh cộng, trừ, nhân, chia, NOT, AND, OR Tập ghi (Registers Set): ngăn nhớ đặc biệt nằm CPU để tăng tốc độ trao đổi liệu Một số ghi lu trữ thông tin tạm thời phục vụ cho việc thực chơng trình Bus bên (Internal Bus): Hệ thống bus CPU tập đờng dây làm nhiƯm vơ kÕt nèi, vËn chun th«ng tin (tÝn hiƯu) thành phần với b Bộ nhớ bán dÉn (ROM, RAM) Lµ bé phËn quan träng hƯ vi xử lý Nó có nhiệm vụ lu trữ chơng trình liệu Bộ nhớ bao gồm nhí chÝnh vµ bé nhí Èn (cache L1, L2) Khi khởi động máy, chơng trình điều khiển đợc chứa ROM điều khiển hoạt động toàn hệ Các chơng trình ứng dụng, phần chơng trình điều khiển, kết chạy chơng trình đợc để RAM Ngoài có nhớ (ổ đĩa từ, quang ) lu trữ lâu dài chơng trình liệu, thiết bị ngoại vi c Hệ thống vào (I/O) Chức năng: Giao tiếp, trao đổi thông tin hệ vi xử lý với giới bên Các thành phần bản: - - Thiết bị ngoại vi: Bàn phím, hình, chuột, máy in, ổ đĩa từ, ổ đĩa quang chuyển đổi ADC, DAC , chuyển đổi thông tin dới dạng thành dạng phù hợp với máy tính ngợc lại liên hệ với máy tính thông qua khối phối ghép vào/ra Mạch phối ghép vào/ra dùng ghép nối thiết bị ngoại vi với hệ vi xử lý (máy tính) Trong mạch phối ghép vào/ra có phận phối ghép cụ thể hệ thống bus với giới bên gọi cổng vào (I/O port) Mỗi cổng có địa xác định I/O port vào: nhận thông tin từ bên vào hệ thống, I/O port ra: đa thông tin từ hệ giới bên d Liên hệ khối Hệ thống bus tập đờng dây dùng để kết nối, trao đổi thông tin từ phần mạch tới thành phần khác (các khối) phạm vi máy tính (một hệ vi xử lý) Độ rộng bus số bit thông tin đợc vận chuyển đồng thời Bus địa chØ Theo sù ph¸t triĨn c¸c bé vi xư lý, độ rộng bus địa tăng từ 16, 20, 24 32 bit Bus địa dùng để vận chuyển địa từ CPU đến nhớ hay mạch phối ghép vào/ra để tìm ngăn hay nhớ cổng vào/ra cần trao đổi liệu - Khả phân biệt ®Þa chØ cđa CPU phơ thc ®é réng bus ®Þa Bus địa gồm An - ữ A0 (n bit) quản lý đợc 2n địa Nguyễn Tiến Duy Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật máy tính http://www.ebook.edu.vn - Trờng đại học kỹ thuật Công Nghiệp Độ rộng bus địa cho biết khả phân biệt quản lý không gian nhớ Bus liệu Độ rộng bus liệu thờng 8, 16, 32 64 tuỳ theo vi xử lý Ngày vi xử lý thờng làm việc với bus liệu có độ rộng 64 bit, chí 128 bit Độ rộng bus liệu định số bit liệu mà CPU có khả nhận hay gửi (đọc/ghi) hay xử lý lúc Bus liệu bus chiều, liệu đợc truyền từ CPU đến nhớ hay cổng vào/ra ngợc lại Bus điều khiển Độ rộng bus điều khiển thờng nhỏ độ rộng bus địa bus liệu Mỗi tín hiệu điều khiển có chiều định CPU gửi tín hiệu điều khiển tới khèi ®ång thêi nã cịng nhËn tÝn hiƯu ®iỊu khiĨn từ khối gửi đến Trong chừng mực coi bus điều khiển chiều Tính chiều tín hiệu điều khiển thĨ nµo mµ lµ cđa mét nhãm tÝn hiƯu + C¸c tÝn hiƯu ph¸t tõ CPU: MEMR (tÝn hiƯu ®iỊu khiĨn ®äc bé nhí), MEMW (tÝn hiƯu ®iỊu khiĨn ghi bé nhí), IOR (tÝn hiƯu ®iỊu khiĨn ®äc cổng vào ra), IOW (tín hiệu điểu khiển ghi cổng vào ra) + Tín hiệu điều khiển ngắt: INTR + Tín hiệu điều khiển chuyển nhợng bus (HOLD, HLDA) + Clock (CLK): Xung nhịp phát từ dao động cấp cho CPU thành phần khác để hệ thống hoạt động đồng 10 Nguyễn Tiến Duy Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật máy tính http://www.ebook.edu.vn Trờng đại học kỹ thuật Công NghiƯp Ch−¬ng Bé vi xư lý 8088 cđa Intel Giới thiệu hoạt động vi xử lý 8088 a Giíi thiƯu chung Bé vi xư lý 8088 thuộc họ vi xử lý Intel Điển hình: 8085 lµ bé vi xư lý bit 8086 lµ bé vi xư lý 16 bit hoµn chØnh 8088 lµ bé vi xử lý 16 bit trong/ bit Các ®Ỉc tÝnh kü tht chđ u: Sè ghi: 14 thanhg ghi 16 bit Bus địa chỉ: 20 bit Bus liệu: 16 (8086) (8088) Tập lệnh: 115 (là số lệnh đợc công bố nhiều tài liệu) Tốc độ chuẩn: 4.77 MHz Số chân vi xư lý: 40 - Bé vi xư lý 8086 cđa Intel đợc phát triển từ năm 1978 vào đa vào thị trờng từ năm 1980 Đây vi xử lý 16 bit bán hoàn chỉnh, ghi bên lµ 16 bit vµ nã xư lý 16 bit liệu lúc, 8086 liên hệ với kênh số liệu bên bus liệu 16 bit bus địa 20 bit Bộ vi xử lý 8088 ®êi sau 8086, nã cã cÊu tróc bên tập lệnh hoàn toàn giống 8086, khác 8086 kênh truyền liệu với bên 8088 sử dụng kênh liệu bit nên việc truyền liệu ghi với nhớ chậm so với 8086 Đây bớc lùi kỹ thuật nhng đem lại nhiều lợi ích kinh tế Tại thời điểm lịch sử ®ã, bus DataMaster bit ®ang ®−ỵc sư dơng réng rÃi thị trờng, nhiều loại card mở rộng chip hỗ trợ có sẵn thị trờng loại bit nên giá thấp loại 16 bit tơng ứng Việc sử dụng bus liệu bit giúp cho ngời sử dụng nâng cấp máy tận dụng đợc card bit máy cũ nh phải mua với giá thấp Đồng thời giúp cho nhà sản xuất máy tơng thích với IBM PC có thêm nhiều hội lựa chọn sản phẩm hÃng khác Chiến lợc phát triển có tính kế thừa nh đà góp phần làm cho khách hàng IBM ngày gia tăng Chọn vi xử lý 8088 để nghiên cứu vì: Tập lệnh chung cho vi xử lý nói Tính phức tạp vừa phải, phù hợp với ngời tìm hiểu - b Cấu trúc hoạt động VXL 8088 Sự hoạt động vi xử lý 8088/8086 thực việc thực lặp lặp lại thao tác lấy lệnh (fetch), giải mà lệnh (decode) thực (execute) Sơ đồ khối vi xử lý 8088/8086 nh hình vẽ với đơn vị chính: - EU (Execution Unit): Đơn vị (khối) thực lệnh BIU (Bus Interface Unit): Đơn vị giao tiếp bus (khối tơng thích bus) để điều khiển bus hiệu EU Đơn vị EU 8088 8086 giống nhau, bao gåm ALU, ghi cê, c¸c ghi đệm ghi đa Các bus liệu bên EU 16 bit EU không nối trực tiếp với bên ngoài, nhận lệnh từ hàng đợi lệnh bên Nguyễn Tiến Duy Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật máy tính 11 http://www.ebook.edu.vn Trờng đại học kỹ thuật Công Nghiệp BUI Nếu lệnh cần truy nhập nhớ cổng vào/ra (I/O port - thiết bị ngoại vi) EU yêu cầu BIU lấy gửi liệu Tất địa mà EU thao tác 16 bit, gửi sang BIU BIU thực tính toán để tạo địa vật lý 20 bit phát chân địa cña chip EU AX BX CX DX SP BP SI DI c¸c ghi c¸c ghi trá Bus địa (20 ghi đoạn BIU Bus liƯu (8 bit) CS DS SS ES IP Bus d÷ liƯu ALU(16bit) Bus bit d÷ liƯu 20 bit địa Logic điều khiển BUS ghi tạm BUS Khối điều khiển Đệm lệnh (hàng đợi lÖnh) (6 byte cho 8086) ghi cê AH BH CH DH AL BL CL DL SP BP SI DI IP FLAGS CS DS SS ES AX: BX: CX: DX: Accumulator Base Count Data Stack Pointer Base Pointer Source Index Destination Index General Registers Instruction Pointer Status flags Code Segment Data Segment Stack Segment Extra Segment H×nh vÏ: Bé vi xư lý 8088 vµ tËp ghi 12 Ngun TiÕn Duy Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật máy tính Segment Registers http://www.ebook.edu.vn Trờng đại học kỹ thuật Công Nghiệp Chơng trình CPU Yêu cầu ngắt CPU tự: ã Cất FR ã Xoá IF, TF ã Cất CS, IP ã Lấy địa IR CPU tự: ã Cất FR ã Xoá IF, TF ã Cất CS, IP ã Lấy địa IR ISR Lệnh cất ghi Thân ISR Lệnh lấy ghi IRET Hình vẽ: Minh hoạ mặt cấu trúc chơng trình có ngắt xảy liên hệ chơng trình (CTC) chơng trình phục vụ ngắt (ISR) Trong thực tế, ngắt mềm INT N đà bao trùm loại ngắt khác Intel đà quy định số kiểu ngắt đặc biệt đợc xếp vào đầu dÃy ngắt mềm nh sau: ã ã ã ã ã INT 0: Ngắt mỊm phÐp chia cho g©y INT 1: Ngắt mềm để chạy lệnh với trờng hợp cờ TF=1 INT 2: Ng¾t cøng tÝn hiƯu tÝch cùc chân NMI gây INT 3: Ngắt mềm để đặt điểm dừng chơng trình địa INT 4: (Hoặc lệnh INTO) ngắt mềm ứng với trờng hợp tràn (OF=1) Các kiểu ngắt khác lại đợc dành cho Intel ngời sử dụng (IBM không hoàn toàn tuân thủ quy định chế tạo máy tính PC/XT, PC/AT): ã ã INT INT 1Fh: Dành riêng cho Intel c¸c bé vi xư lý cao cÊp INT 20h – INT FFh: Dành cho ngời sử dụng (trong hệ điều hành BIOS đà sử dụng phần) Các kiểu ngắt N (trong INT N) tơng ứng với địa xác định ISR mà ta tra (lấy đọc trực tiếp) bảng vector ngắt Intel quy định bảng nằm RAM địa 00000h kéo dài KB (kích thớc vì: 8088 80x86 có 256 kiểu ngắt, kiểu ngắt ứng với vector ngắt, vector ngắt cần byte để chứa địa đầy đủ cho CS IP chơng trình phục vụ ngắt, byte để lu CS, byte khác để lu IP nên: 256 (byte) x = 1024 (byte) = KB) Bảng vector ngắt KB c Xử lý u tiên ngắt Nh đà đề cập đến, vấn đề trở nên phức tạp thời điểm mà có nhiều tín hiệu yêu cầu ngắt tác động đến CPU (thuộc kiểu ngắt khác nhau) Khi CPU xử lý nh nào? Thực (phục vụ) chơng trình phục vụ ngắt nào? Thực CPU xử lý yêu cầu ngắt theo mức u tiên (theo thiết kế) với nguyên tắc ngắt có mức u tiên cao đợc CPU nhận biết phục vụ trớc Ngay từ thiết kế chế tạo (thờng gọi ngầm định) CPU 8088 có khả phân biệt mức u tiên khác cho loại ng¾t theo thø tù tõ cao xuèng thÊp nh− sau: Nguyễn Tiến Duy Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật máy tính 95 http://www.ebook.edu.vn Trờng đại học kỹ thuật Công Nghiệp Các ngắt Mức u tiên Ngắt nội bộ: INT (phép chia 0, INT N, INTO 0: Cao nhÊt Ng¾t NMI Ng¾t INTR Ngắt để chạy lệnh (INT 1) 3: Thấp Để thấy rõ hoạt động CPU chế ngắt u tiên này, ta lấy môtj ví dụ cụ thể nh sau: Giả sử thời điểm đó, CPU (ở trạng thái cho phép ngắt với cờ IF=1) thực phép chia có lỗi xảy số chia 0, tai thời điểm CPU nhận đợc yêu cầu ngắt từ đầu bào INTR Theo thứ tự u tiên ngầm định việc xử lý ngắt 8088 INT o có mức u tiên cao ngắt che đợc INTR nên CPU thực ISR tơng ứng INT để đáp ứng với lỗi đặc biệt phép chia gây cờ IF đợc xoá yêu cầu ngắt INTR (tự động) bị cấm ISR tơng ứng INT kÕt thóc vµ trë vỊ nhê lƯnh IRET, cê IF đợc khôi phục trở lại (toàn ghi cờ) Tiếp CPU đáp ứng yêu cầu ngắt INTR cách thực ISR tơng ứng INTR d Mạch điều khiển ngắt u tiên PPI 8259A Khi vào/ra liệu với thiết bị ngoại vi theo nguyên tắc ngắt (ngắt cứng), tín hiệu yêu cầu ngắt (yêu cầu phục vụ ngắt) hay tín hiệu sẵn sàng (ready) từ phía thiết bị ngoại vi nối với lối vào tiếp nhận yêu cầu ngắt INTR CPU Theo (mà) máy tính thực đợc công việc khác bị ngắt tín hiệu từ thiết bị ngoại vi Chơng trình phục vụ ngắt tơng ứng nhập xuất liệu vòng vài micro giây kết thúc để CPU quay trở chơng trình (công việc) đà bị gián đoạn Nh vậy, thao tác nhập/xuất liệu chiếm phần nhỏ thời gian vi xử lý Có nhiều ứng dụng đợc sử dụng ngắt cứng nh việc đọc vào mà ASCII ký tự phím bàn phím ã ã Đếm số ngắt từ định thời để tạo thành đồng hồ thời gian thực theo giờ, phút, giây Phát tình khẩn cấp hay kiểm tra công việc dựa chế ngắt, Bề nguyên tắc, ứng dụng yêu cầu lối vào ngắt riêng biệt (cụ thể) để CPU nhận biÕt ®óng øng dơng ®ã, nh−ng víi bé vi xư lý 8088 80x86 nói chung có chân (lối vào) tiếp nhận yêu cầu ngắt INTR NMI Nếu (hầu hết) dành lối vào NMI cho ngắt nguồn nuôi (sụt áp) lại lối vào INTR cho tất ứng dụng lại (Các ngắt INTR mức u tiên mức u tiên ngầm định mà 8088 xử lý đợc) Do đó, có nhiều yêu cầu ngắt che đợc thiết bị ngoại vi khác gửi đến CPU yêu cầu phục vụ (trao đổi liệu) CPU nhận biết đợc yêu cầu thiết bị Trong trờng hợp đó, phải sử dụng mạch bổ trợ để dồn tín hiệu ngắt cứng từ thiết bị ngoại vi khác vào lối vào INTR vi xử lý, đồng thời xử lý u tiên cho tín hiệu yêu cầu ngắt gọi điều khiển ngắt u tiên: PIC Priority Interrupt Controller Trong máy tính IBM PC, PC XT/AT, (và hệ vi xử lý khác nói chung) thờng dùng vi mạch PIC có sẵn 8259 Đó vi mạch cỡ lớn lập trình đợc, xử lý đợc yêu cầu ngắt đồng thời gửi đến với mức u tiên khác để tạo 96 Nguyễn Tiến Duy Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật máy tính http://www.ebook.edu.vn Trờng đại học kỹ thuật Công Nghiệp yêu cầu ngắt (có mức u tiên cao số đó) đa tới chân INTR CPU (là yêu cầu ngắt che đợc ứng với thiết bị Khi hệ thống có số lợng thiết bị ngoại vi lơn 8, cần mở rộng khả tiếp nhận xử lý ngắt 8259 cho phép nối tầng Nếu nối tầng mạch 8259 chủ mạch 8259 thợ xử lý đợc 64 ngắt đồng thời gửi đến với 64 mức u tiên khác (Với máy PC XT/AT: thờng nối tầng 8259 chủ 8259 thợ) INT D7-D0 Đệm bus INTA Logic ®iỊu khiĨn IRQ0 RD WR A0 CS Logic Ghi/®äc IRQ1 ISR PR IRR IRQ7 Cas0 Cas1 Cas2 Đệm nối tầng so sánh IMR (Interrupt Mask Register) SP/EN Internal bus Hình vẽ: Sơ đồ khối sơ đồ đóng vỏ DIP PIC 8259A Một số ký hiệu sơ đồ: IRQ0 IRQ7 (IRQi) Interrupt ReQuest: yêu cầu ngắt IRR Interrupt Request Register: ghi yêu cầu ngắt PR Priority Resolver: xử lý u tiên SP/EN Slave Program/ENable buffer: lập trình thành mạch thợ/mở đệm bus liệu ISR In Service Register: ghi yêu cầu ngắt đợc phục vụ Cas0 Cas2: tín hiệu nối tầng PIC với Các khối chức 8259A bao gồm (Các) yêu cầu ngắt từ thiết bị ngoại vi gửi tới IRQi đợc xử lý ghi bit, bit tơng ứng với yêu cầu ng¾t IRQi (i=0-7) (1) IMR (Interrupt Mask Register – Thanh ghi che ngắt): Thanh ghi dùng để cấm (che) cho phép (không che) lối vào yêu cầu ngắt riêng biệt Mỗi bit tơng ứng với lối vào có số i Để cho phép lối vào ngắt, phải gửi (ghi) từ lệnh có bit tơng ứng lối vào (2) IRR (Interrupt Request Register – Thanh ghi yªu cầu ngắt): Thanh ghi có nhiệm vụ ghi nhớ để theo dõi yêu cầu ngắt yêu cầu phục vụ (có IRQi) Tín hiệu yêu cầu ngắt có lối vào bit tơng ứng với lối vào IRR đợc lập Tín hiệu yêu cầu ngắt phải tồn lối vào IRRQ cho tíi xt hiƯn s−ên xng cđa xung INTA thø nhÊt Ngun TiÕn Duy – Trung t©m Kü thuật máy tính Bộ môn Kỹ thuật máy tính 97 http://www.ebook.edu.vn Trờng đại học kỹ thuật Công Nghiệp (3) ISR (In Service Register Thanh ghi ngắt đợc phục vụ): Thanh ghi ghi nhớ yêu cầu ngắt đợc phục vụ số yêu cầu ngắt IRQi Với IRQi đợc phục vụ bit thø i t−¬ng øng víi nã ISR sÏ ®−ỵc lËp (=1) (4) PR (Priority Resolver – Bé xư lý u tiên): Đây mạch xử lý u tiên ngắt dựa nội dung ghi: IRR, ISR IMR để định yêu cầu ngắt IRQi có đợc gửi tới CPU 8088 thông qua chân INT khối logic điều khiển (một) thời điểm hay bắt phải chờ (5) Control Logic Logic điều khiển: Khối có nhiệm vụ gửi yêu cầu ngắt IRQi tới chân INTR CPU 8088 có tín hiệu lối vào IRQi nhận trả lời chấp nhận yêu cầu ngắt INTA tõ CPU ®Ĩ råi ®iỊu khiĨn viƯc ®−a số hiệu ngắt N bus liệu (tại xung INTA thứ hai) (6) Đệm bus liệu: Dùng để phèi ghÐp 8259A víi bus d÷ liƯu cđa CPU (7) Logic điều khiển ghi/đọc: Dùng cho việc ghi từ điều khiển đọc từ trạng thái 8259A (8) Khối đệm nối tầng so sánh: Ghi nhớ so sánh số hiệu mạch 8259A có mặt hệ thống vi xử lý Các tín hiƯu cđa PIC 8259: Mét sè tÝn hiƯu m¹ch PIC 8259A có tên gọi giống nh tín hiệu tiêu chuẩn hệ vi xử lý 8088 (hình vẽ sơ đồ khối), có số tín hiệu đặc biệt sau: Cas0 Cas2 [I/O]: Đây đầu vào mạch PIC thợ đầu mạch PIC chủ Chúng đợc sử dụng nối tầng để tăng thêm số lợng yêu cầu ngắt cần xử lý SP/EN [I/O]: Khi 8259 làm việc chế độ đệm bus liệu tín hiệu vào để lập trình cho mạch 8259 thành mạch thợ (SP = 0) mạch chủ (SP =1) Khi 8259 làm việc hệ vi xử lý chế độ có đệm bus liệu tín hiệu EN dùng để mở đệm bus liệu cho 8259 (và 8088) thông vào bus liệu hệ thống Lúc việc định nghĩa mạch 8259 mạch chủ hay mạch thợ phải thực thông qua từ điều khiển ICW4 (sẽ nói kỹ phần sau) INT [O]: Là tín hiệu yêu cầu ngắt đến chân INTR 8088 INTA [I]: Nối với chân báo chấp nhận ngắt CPU 8259 sử dụng xung INTA thứ phát từ 8088 để thùc hiƯn mét sè thao t¸c néi bé (xư lý u tiên), tuỳ thuộc vào mode hoạt động mà đợc lập trình Khi nhận đợc xung INTA thứ hai từ 8088, 8259 xuất số hiệu ngắt N tơng ứng yêu cầu ngắt IRQi lên bus liệu Số hiệu ngắt đợc xác định: thứ IRQi, thứ hai số hiệu ngắt mà ngời lập trình viết cho 8259 khởi động RD/WR [I]: Các tín hiệu điều khiển đọc/ghi điều khiển trình truyền, nhận từ điều khiển từ trạng thái 8088 8259 thông qua bus liệu CS ë møc thÊp 98 NguyÔn TiÕn Duy – Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật máy tính http://www.ebook.edu.vn Trờng đại học kỹ thuật Công Nghiệp D7-D0 IRQ0 IRQ1 RD Bus hƯ thèng cđa 8088 ë chÕ ®é MIN WR PIC 8259 A0 INT INTA IRQ7 A7-A1 CS IO/M SP/EN +5V H×nh vÏ: PIC 8259 làm việc độc lập (mạch chủ chế độ không đệm bus) nối với 8088 làm việc chế độ MIN thông qua bus hệ thống, địa mạch PIC 8259A 0FEh 0FFh sơ đồ ta thấy chân SP/EN 8259 đợc nối với +5V, CS đợc lấy từ mạch giải mà địa Vì có mạch PIC hệ thống nên xử lý đợc yêu cầu ngắt đồng thêi: IRQ0 – IRQ7 +5V RES AEN2 RDY1 3x‘373 CLK 8284 OC READY A19-A0 G Reset CSYNC F/C ‘245 AD7-AD0 DIR A19-A15 Reset READY G +5V AD7-AD0 CLK 8088 A0 D7-D0 CEN AEN S2-S0 8288 INTR +5V ALE DT/R DEN 8259 IRQ0 IRQ1 DT/R SP/EN IORDC CLK CS RD IOWDC WR IRQ7 Cas0 INTA INT Cas1 Cas2 H×nh vÏ: 8259 chủ (làm việc độc lập) nối với 8088 chế ®é MAX NÕu hƯ vi xư lý 8088 lµm viƯc chế độ MAX thờng ta phải dùng mạch điều khiển bus 8288 đệm bus để cung cấp tín hiệu thích hợp cho hệ thống Mạch PIC 8259 phải làm việc chế độ có đệm bus để nối đợc với bus hệ thống Theo hình vÏ vÝ dơ (8088 chÕ ®é MAX nèi víi PIC 8259) ta thấy tín hiệu địa cho 8259 đợc lÊy tõ bus hƯ thèng (chø kh«ng lÊy trùc tiếp từ 8088), tín hiệu liệu đợc nối với bus liệu vi xử lý từ đợc thông qua ®Ưm ®Ĩ nèi vµo bus hƯ thèng Ngun TiÕn Duy Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật máy tính 99 http://www.ebook.edu.vn Trờng đại học kỹ thuật Công Nghiệp Lập trình cho PIC 8259 Vi mạch điều khiển ngắt u tiên PIC 8259A vi mạch lập trình cỡ lớn lập trình đợc Để mạch PIC 8259 hoạt động đợc theo yêu cầu, sau bật nguồn cấp điện cho nó, PIC cần phải đợc lập trình (thiết lập chế độ hoạt động) cách ghi vào ghi (tơng ứng với cổng) bên từ điều khiển khởi đầu ICW (Initialization Control Word) tiếp sau từ điều khiển hoạt động OCW (Operation Control Word) Các từ điều khiển khởi đầu dùng để tạo nên kiểu làm việc ho PIC, từ điều khiển hoạt động định cách ICW1 thức hoạt động cụ thể PIC Từ điều khiển khởi đầu cần đợc ghi trớc PIC làm việc (tức trớc PIC nhận đợc yêu cầu ngắt ICW2 để xử lý) từ điều khiển hoạt động đợc ghi ta muốn thay đổi (cách thức) hoạt động F PIC 8259 ICW1(2)=0? Cụ thể từ điều khiển nói nh sau: T ICW3 i, Các từ điều khiển khởi đầu: PIC 8259 có tất từ điều khiển khởi đầu ICW1 ICW4 Trong lập trình cho 8259 lúc ta cần dùng từ điều khiển khởi đầu (tức ghi tất chúng) Tuỳ theo trờng hợp ứng dụng cụ thể mà có lúc ta cần ghi liên tiếp từ điều khiển khởi đầu nhng có lúc ta cần ghi từ điều khiển khởi đầu (trong số đó) đủ Thứ tự điều kiện ghi từ điều khiển khởi đầu ICW vào 8259 đợc thực theo lu đồ sau: F ICW1(1)=1? T ICW4 Sẵn sàng nhận yêu cầu ngắt Hình vé: Lu đồ ghi từ điều khiển khởi đầu cho PIC 8259 ICW1: Nh ®· biÕt, PIC 8259 chØ cã mét ®−êng ®Þa chØ vào (A0), có nhiều ghi điều khiển trạng thái tơng đơng (tơng ứng) với cổng Tuy nhiên để phân biệt ghi (trong 8259) đầu vào địa A0 thứ tự ghi giúp ta phân biệt cá ghi khác bên 8259 để ghi liệu cho từ điều khiển Ví dụ, A0 = dấu hiệu để nhận biết ICW1 đợc (ghi) đa vào ghi có địa chẵn PIC, A0 = từ điều khiển ICW2, ICW3 ICW4 đợc (ghi) đa vào ghi có địa lẻ PIC Khi giíi thiƯu tõng ghi thĨ víi ý nghĩa bit liệu, ta ghi rõ thêm giá trị A0 tơng ứng cho ICWi ®ã Bit D0 cđa ICW1 (IC4) qut ®Þnh 8259 sÏ đợc nối với hệ vi xử lý Để làm viƯc víi hƯ 16, 32 bit (8088/x86) th× ICW1 thiết phải có IC4 = (tức ta cần đến từ điều khiển khởi đầu ICW4), ®èi víi hƯ vi xư lý bit (nh− xử dụng 8080/8085) ta phải có IC4 = (và nh bit ICW4 vị xoá vỊ 0) Ngun TiÕn Duy – Trung t©m Kü tht máy tính Bộ môn Kỹ thuật máy tính 100 http://www.ebook.edu.vn A0 D7 x D6 D5 x x D4 Trờng đại học kỹ thuật Công Nghiệp D3 D2 D1 D0 LTIM ADI SNGL IC4 Địa vector ngắt (chơng trình con), không cần để ý hệ 16-32 bit Cách tác động xung yêu cầu ngắt: ã 1: Tác động theo mức dơng ã 0: Tác động theo sờn dơng ã 1: Cần ICW4 ã 0: Bỏ ICW4 Single ã 1: Chỉ có mạch PIC ã 0: Có nhiều mạch PIC Khoảng cách vector ngắt: ã 1: Cách byte (8088/x86) ã 0: Cách byte (8080/8085) Hình vẽ: Thanh ghi khởi đầu ICW1 Các bit lại ICW1 định nghĩa cách thức làm tác động xung yêu cầu ngắt (tác động theo sờn hay theo mức) chân yêu cầu ngắt IRQi 8259 việc bố trí mạch PIC 8259 khác hệ làm việc đơn lẻ hay theo chế độ nối tầng Khi sử dụng 8259 hÖ 16 – 32 bit (8088/x86), bit D2 (ADI) nhận giá trị tuỳ ý, chØ cã ý nghÜa lµm viƯc víi hƯ bit nên thờng đợc chọn Nếu sử dụng vi mạch PIC 8259 hệ, đặt bit D1 = (SNGL (S) = 1) Cßn nÕu cã nhiều mạch PIC nối tầng hệ thống bit D1 ICW1 mạch PIC phải đợc xoá Bit D3 (LTIM) đợc dùng để xác lập trigger theo møc hay trigger theo s−ên xung Trong chÕ độ trigger theo mức, chơng trình ngắt (yêu cầu ngắt) đợc yêu cầu xuất mức điện áp cao lối vào yêu cầu ngắt IRQ Trong chế độ trigger theo sờn xung, tín hiệu yêu cầu ngắt lối vào IRQ phải đợc chuyển từ mức thấp lên mức cao trì mức cao chơng trình phục vụ ngắt thực Vì nói bit quy định cách thức tác động xung yêu cầu ngắt theo mức hay theo sờn (dơng) Khi hoạt động hệ 16 32 bit không cần quan tâm tới bit D5, D6 D7 thờng đặt chúng cho đơn giản Ngày nay, thờng sử dụng vi xử lý 8088 cao xây dựng hệ vi xử lý nên sử dụng giá trị: 0000 1010 để ghi cho ICW1 ICW2: A0 D7 D6 D5 D4 D3 D2 D1 D0 Trong mét hƯ vi xư lý 16 – 32 bit, tõ ®iỊu T7 T6 T5 T4 T3 T2 T1 T0 khiển khởi đầu đợc dùng để (cho phép) chọn kiểu ngắt (số hiệu ngắt N) tơng ứng với bit T7 T3 cho đầu vào yêu cầu ngắt Để chọn kiểu (số hiệu) ngắt ứng với mà yêu cầu Các bit T2 T0 đợc 8259 tự động gán giá trị cho mạch PIC ngắt IRQ0-IRQ7 tuỳ theo đầu vào yêu cầu ngắt IRQi cụ thể Hình vẽ: Thanh ghi khởi đầu ICW2 Thực chất chúng có ý nghĩa nh sau: Toàn bit cđa ICW2 sÏ b¸o cho 8259 biÕt sè hiƯu ngắt phải gửi (đi) bus liệu để đáp ứng tín hiệu yêu cầu ngắt IRQ0 Để đáp ứng yêu cầu ngắt khác (IRQ1 IRQ7), 8259 tự động cộng số lối vào với giá trị sở (không trừ) gửi kết cho 8088 dùng làm số hiệu ngắt cho tín hiệu yêu cầu ngắt Do ngắt có số hiệu ngắt từ 31 ngắt chuyên dụng để dự trữ nên số 32 (20h) số ngắt thấp cho ứng dụng mở réng cđa ng−êi sư dơng Gi¶ sư, cho ICW2 = Nguyễn Tiến Duy Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật máy tính 101 http://www.ebook.edu.vn Trờng đại học kỹ thuật Công Nghiệp 0010 0000 = 32d, 8259 gửi số hiệu ngắt lên bus liệu cho 8088 làm số hiệu ngắt cho IRQ0 Với tín hiệu yêu cầu ngắt IRQ1, 8259 gán cho sè hiƯu ng¾t 0010 0001 = 33d (tiÕp tơc), t−¬ng tù nh− vËy cã: IRQ2 = 0010 0010 = 34d, IRQ3 = 0010 0011 = 34d, – Trong bÊt kỳ ICW2 nạp vào 8259, bit thấp luôn 8259 tự động cấp phát bit cho tơng ứng với số lối vào yêu cầu ngắt IRQi ICW3: A0 D7 D6 D5 D4 D3 D2 D1 D0 A0 D7 D6 D5 D4 D3 D2 D1 D0 0 0 ID2 ID1 ID0 1: Đầu vào IRQi nối với mạch 8259 thợ (tớ) 0: Đầu vào IRQi không nối với mạch 8259 thợ ICW2 mạch chủ Mà hoá số hiệu ID mạch thợ 0-7 nối vào IRQ0-IRQ7 ICW2 mạch thợ Hình vẽ: Thanh ghi khởi đầu ICW2 Từ điều khiển khởi đầu sư dơng ®Õn bit D2 (SNGL – S) thc từ điều khiển khởi đầu ICW1 có giá trị = 0, có nghĩa hệ thống có nhiều mạch PIC 8259 làm việc chế độ nối tầng (chủ tớ) Chính mà tồn (có) loại ICW3: ICW3 cho mạch 8259 chủ: từ điều khiển để đầu vào yêu cầu ngắt IRQi có (tín hiệu INT của) mạch tớ nối vào Cần phải ghi ICW3 vào mạch chủ để biết với lối vào IRQ phải xuất ID vi mạch 8259 tớ lên đờng Cas0 Cas2 ICW3 cho mạch 8259 tớ: dùng làm phơng tiện để mạch tớ đợc nhận biết, từ điều khiển (phải) chứa mà số i ứng với đầu vào IRQi mạch chủ mà mạch 8259 tớ đà nối vào Mà số i (chính ID) đợc sử dụng yêu cầu ngắt từ 8259 tớ Khi vi mạch 8259 chủ nhận yêu cầu ngắt từ mạch tớ biết đợc yêu cầu ngắt t mạch tớ thông qua IRQ tơng ứng Khi yêu cầu ngắt đà đợc chấp nhận, mạch chủ yêu cầu mạch tớ xuất số hiệu ngắt lên bus liệu cách đa số ID chân Cas0 – Cas 2, vi m¹ch 8259 tí sÏ so sánh ID với số ID Cas0 Cas2, vi mạch tớ thấy trùng (có nghĩa đà nhận ID nó) đa số hiệu ngắt lên bus liệu (Sự xử lý u tiên có nghĩa là: Tại thời điểm có nhiều yêu cầu ngắt (từ thiết bị ngoại vi) gửi tới mạch tớ Trớc hết chúng gửi yêu cầu ngắt tới mạch chủ chờ xung INTA Nhận đợc yêu cầu ngắt từ mạch tớ, mạch chủ gửi xung yêu cầu ngắt qua chân INT tới 8088 Nếu yêu cầu ngắt đợc chấp nhận 8088 gửi xung chấp nhận ngắt thứ INTA tới tất mạch 8259 (chân mạch PIC chủ tớ đợc nối chung) Nhận đợc xung INTA này, tất mạch PIC có xử lý u tiên để chuẩn bị đa số hiệu ngắt (của ngắt có chứa mức u tiên cao nhất) lên bus d÷ liƯu cã xung INTA thø hai Nh−ng có xung INTA thứ hai, mạch tớ phải xem xét xem có đợc cho phép từ mạch chủ hay không thông qua việc so sánh ID với ID mạch chủ định qua chân Cas0 Cas2 Số hiệu ID trùng với số i IRQi mạch chủ mà trớc có tín hiệu yêu cầu ngắt từ mạch tớ gửi đến Nh xung INTA thứ hai xuất số hiệu ngắt (của ngắt đó) từ mạch thợ đợc chấp nhận đợc đa lên bus liệu để 8088 đọc đợc Nguyễn Tiến Duy Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật máy tính 102 http://www.ebook.edu.vn Trờng đại học kỹ thuật Công Nghiệp Ví dụ: Trong mét hƯ vi xư lý ta cã mét m¹ch PIC 8259A chủ mạch 8259A thợ nối vào chân IRQ0 IRQ2 mạch chủ Tìm giá trị từ điều khiển khởi đầu ICW3 để gán cho mạch PIC Giải: Mạch chủ: ICW3 = 0000 0101b = 05h Mạch thợ (nối vào IRQ0 mạch chủ): ICW3 = 0000 0000b = 00h Mạch thợ (nối vào IRQ2 mạch chủ): ICW3 = 0000 0010b = 02h INTA From 8088 To 8088 INT INTA 8259 thỵ1 8259 chñ Cas0 Cas1 Cas2 Cas0 Cas1 Cas2 INTA INT 8259 thợ2 Cas0 Cas1 Cas2 Hình vẽ: Sơ đồ theo đầu ICW4: A0 D7 D6 D5 0 D4 D3 D2 D1 D0 SFNM BUF M/S AEOI mPM • 1: Mode 8088/x86 • 0: Mode MCS, 8080/8085 ã 1: Chế độ u tiên cố định đặc biệt (Chế độ u tiên vòng cố định) ã 0: Không phải chế độ u tiên cố định đặc biệt (chế độ khác) 1: EOI tự động ã 0x: Mode không đệm ã 10: 8259 thợ mode đệm ã 11: 8259 chủ mode đệm Hình vẽ: Thanh ghi khởi đầu ICW4 Từ điều khiển khởi đầu dùng ®Õn tõ ®iỊu khiĨn khëi ®Çu ICW1 cã bit IC4 = (cần thêm ICW4) Bit àPM (Microprocessor Mode): Cho phép vi xử lý 8088/86 cao (80x86) làm việc với 8259 Nếu àPM = cho phép vi xử lý 8080/85 lµm viƯc víi 8259 Bit SFNM = 1, cho phÐp ta chọn chế độ u tiên cố định đặc biệt Trong chế độ yêu cầu ngắt với mức u tiên cao thời từ mạch thợ làm việc theo kiểu nối tầng đợc mạch chủ nhận biết mạch chủ phục vụ yêu cầu ngắt mạch thợ khác nhng với mức u tiên thấp (nh đà biết, 8088 nhận đợc yêu cầu ngắt, yêu cầu ngắt đợc chấp nhận công việc làm để chuẩn bị thực ISR có công đoạn: Xoá cờ IF TF, điều có Nguyễn Tiến Duy Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật máy tính 103 http://www.ebook.edu.vn Trờng đại học kỹ thuật Công Nghiệp nghĩa thực ISR cấm ngắt che đợc khác tác động Tuy nhiên, đầu ISR lại có lệnh lập cờ IF nhận biết yêu cầu ngắt che đợc khác thực ISR đó, vấn đề đợc đề cập đến phần sau) Sau yêu cầu ngắt đợc phục vụ xong chơng trình phục vụ ngắt phải có lệnh kết thúc yêu cầu ngắt (EOF) đặt trớc lệnh (IRET) trở để đa đến cho mạch PIC chủ Khi bit SFNM = chế độ u tiên cố định đợc chọn (IRQ0: mức u tiên cao nhất, , IRQ7: mức u tiên thấp nhất) Thực mạch 8259 không dùng ICW4 chế độ đợc chọn nh ngầm định Trong chế độ u tiên cố định, thời điểm có yêu cầu ngắt i đợc phục vụ (bit ISRi = 1), lúc tất yêu cầu ngắt khác với mức u tiên thấp bị cấm yêu cầu ngắt khác với mức u tiên cao ngắt yêu cầu ngắt khác với mức u tiên thấp Bit BUF (Buffer): Cho phép định nghĩa mạch 8259 để làm việc với CPU trờng hợp có đệm đệm nối với bus hệ thèng Khi BUF = 1: 8259 lµm viƯc ë chÕ ®é cã ®Öm bus, bit M/S = 1/0 cho phÐp ta chọn mạch 8259 để làm việc chế độ chủ/thợ (Master/Slave) SP/EN trở thành đầu cho phép mở đệm bus để PIC 8259 CPU thông với bus hÖ thèng Bit AEOI (Automatic End Of Interrupt): Cho phÐp chọn cách kết thúc yêu cầu ngắt tự động ã ã AEOF = 8259 tự động xoá ISRi = xung INTA ci cïng chun lªn møc cao mà không làm thay đổi thứ tự u tiên Ngợc lại, ta chọn cách kết thúc yêu cầu ngắt thờng (AEOF = 0) chơng trình phục vụ ngắt phải có thêm lệnh EOI đặt trớc lệnh IRET để kết thúc cho 8259 Những vấn đề liên quan đến chế độ u tiên kết thúc yêu cầu ngắt đợc nói thêm phần giới thiệu ghi từ điều khiển hoạt động ii, Các từ điều khiển hoạt động: Các từ điều khiển hoạt động OCWi định 8259 hoạt động nh sau đà đợc khởi đầu từ điều khiển khởi đầu ICWi Tất từ điều khiển hoạt động đợc ghi vào ghi PIC A0 = 0, trõ OCW1 đợc hi A0 = (chỉ số ghi địa ngợc lại với thành ghi điều khiển khởi đầu) OCW1: A0 D7 D6 D5 D4 D3 D2 D1 D0 Thanh ghi để ghi bit mặt nạ vào ghi mặt nạ ngắt IMR Khi mét bit M7 M6 M5 M4 M3 M2 M1 M0 mặt nạ ghi IMR đợc lập yêu cầu ngắt tơng ứng với mặt nạ không đợc 8259 nhận biết (bị Mặt nạ ngắt yêu cầu ngắt che) Từ điều khiển phải đợc (ghi) 1: Có mặt nạ (yêu cầu ngắt tơng ứng bị che) 0: Không có mặt nạ (yêu cầu ngắt tơng ứng đợc nhận biết) đa đến 8259 sau từ điều khiển khởi đầu ICWi đợc ghi vào 8259 để Hình vẽ: Thanh ghi hoạt động OCW1 cho lối vào yêu cầu ngắt IRTQi muốn đáp ứng Ta đọc lại IMR lúc để xác định tình trạng mặt nạ ngắt (có nghĩa, kiểm tra xem thời điểm yêu cầu ngắt đợc phép, yêu cầu ngắt bị che) Nguyễn Tiến Duy Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật máy tính 104 http://www.ebook.edu.vn Trờng đại học kỹ thuật Công Nghiệp OCW2: A0 D7 D6 D5 D4 D3 D2 R SL EOI D1 D0 L2 L1 L0 R LÖnh EOI th−êng 1 LƯnh EOI chØ ®Ých danh (*) Đổi mức u tiên có EOI thờng 0 LËp chÕ ®é quay cã EOI tự động 0 Xoá chế độ quay có EOI tự động 1 Đổi mức u tiên cã EOI chØ ®Ých danh (*) 1 Lệnh lập mức u tiên (*) Đổi mức u tiên đích danh (đặc biệt) 0 Đổi mức u tiên tự động (quay vòng) EOI Kết thúc ngắt (EOI) SL Mà hoá mức u tiên ngắt bị tác động 000: mức 001: mức 111: mức Trong đó: (*): dùng tổ hợp L2L1L0 Không làm ý nghĩa Hình vẽ: Thanh ghi hoạt động OCW2 Các bit: R, SL EOI (theo bảng) phối hợp cho phép chọn cách thức kết thúc yêu cầu ngắt khác Trong đó, vài cách kết thúc yêu cầu ngắt tác động tới yêu cầu ngắt đợc đích danh với mức u tiên đợc mà hoá bit L2, L1, L0 (L2L1L0) Một số chế độ làm việc 8259: (a) Chế độ u tiên cố định: Đây chế độ làm việc ngầm định 8259 sau đà đợc nạp từ điều khiển khởi đầu Trong chế độ này, đầu vào yêu cầu ngắt IRQ7 IRQ0 đợc gán cho mức u tiên cố định Cụ thể: IRQ0 đợc gán mức u tiên cao nhất, IRQ7 đợc gán mức u tiên thấp Thứ tự mức u tiên đợc giữ cố định (không thay đổi) mạch 8259 đợc lập trình khác thông qua việc ghi từ điều khiển hoạt động OCW2 Trong chế độ u tiên cố định, thời điểm có yêu cầu ngắt i đợc phục vụ (bit ISRi = 1), lúc tất yêu cầu ngắt khác có mức u tiên cao ngắt yêu cầu ngắt có mức u tiên thấp (b) Chế độ quay mức u tiên tự động (u tiên luân phiên): chế độ này, sau yêu cầu ngắt đợc phục vụ xong, 8259 xoá bit tơng ứng ghi ISR gán cho đầu vào (IRQ) mức u tiên thấp để tạo điều kiện cho yêu cầu ngắt khác (với mức u tiên thấp) có hội (thời cơ) đợc phục vụ (c) Chế độ quay (đổi) mức u tiên đích danh: chế độ ta cần rõ (chỉ đích danh) đầu vào yêu cầu ngắt IRQi với i = L2L1L0 đợc gán mức u tiên thấp nhất, đầu vào IRQi+1 đợc tự động gán mức u tiên cao Đó chế độ làm việc tiêu biểu 8259 Trên sở đó, nhìn lại phối hợp bit R, SL, EOI nh để tạo lệnh quy định cách thức kết thúc yêu cầu ngắt cho chế độ làm việc khác nh đà nói qua (1) Kết thúc yêu cầu ngắt thờng: Trong chơng trình phục vụ ngắt phải có lệnh EOI đặt trớc lệnh trở IRET cho 8259 Mạch 8259 xác định yêu cầu ngắt IRQi vừa đợc phục vụ xoá bit ISRi tơng ứng để tạo Nguyễn Tiến Duy Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật máy tính 105 http://www.ebook.edu.vn Trờng đại học kỹ thuật Công Nghiệp điều kiện cho yêu cầu ngắt ngắt có mức u tiên thấp đợc tác động (phục vụ) (2) Kết thúc yêu cầu ngắt đích danh: Trong chơng trình phục vụ ngắt phải có lệnh EOI đích danh đặt trớc lệnh trở IRET cho 8259 Mạch 8259 xoá bit ISRi (i = L2L1L0) để tạo điều kiện cho yêu cầu ngắt yêu cầu ngắt có mức u tiên thấp đợc tác động (3) Quay (đổi) mức u tiên kết thúc yêu cầu ngắt thờng: Trong chơng trình phục vụ ngắt phải có lệnh EOI đặt trớc lệnh trở IRET cho 8259 Mạch 8259 xác định yêu cầu ngắt thứ i vừa đợc phục vụ, xoá bit ISRi tng ứng gán mức u tiên thấp cho đầu vào IRQi này, đầu vào IRQi+1 đợc gán mức u tiên cao Ví dụ: Thanh ghi ISR trớc IRQ4 đợc chấp nhận (0: mức u tiên cao nhất, 7: mức u tiên thấp nhất) Các bit IS7 IS6 IS5 IS4 IS3 IS2 IS1 IS0 Tr¹ng th¸i cđa ISR 1 0 0 Møc −u tiªn Thanh ghi ISR sau IRQ4 đợc chấp nhận sau có lệnh quay đổi Các bit IS7 IS6 IS5 IS4 IS3 IS2 IS1 IS0 Trạng thái cña ISR 0 0 0 Møc −u tiªn Thanh ghi ISR trớc IRQ5 đợc chấp nhận (0: møc −u tiªn cao nhÊt, 7: møc −u tiªn thÊp nhÊt) C¸c bit IS7 IS6 IS5 IS4 IS3 IS2 IS1 IS0 Trạng thái ISR 0 0 0 Møc −u tiªn Thanh ghi ISR sau IRQ4 đợc chấp nhận sau có lệnh quay ®ỉi C¸c bit IS7 IS6 IS5 IS4 IS3 IS2 IS1 IS0 Trạng thái ISR 0 0 0 Møc −u tiªn (4) Quay (đổi) mức u tiên chế độ kết thúc ngắt tự động: Trong chế độ cần lần đa lệnh chọn chế độ mức u tiên kết thúc yêu cầu Nguyễn Tiến Duy Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật máy tính 106 http://www.ebook.edu.vn Trờng đại học kỹ thuật Công Nghiệp ngắt từ động Có thể chọn lệnh lập chế độ quay có EOI tù ®éng– Tõ ®ã trë ®i 8259 sÏ ®ỉi mức u tiên kết thúc yêu cầu ngắt tự động tơng tự mục trớc Muốn loạ bỏ chế độ ta dùng lệnh xoá chế độ quay cã EOI tù ®éng– (5) Quay (®ỉi) møc u tiên kết thúc yêu cầu ngắt đích danh: Trong chơng trình phục vụ ngắt phải có lệnh EOI đích danh cho 8259 đặt trớc lệnh trở IRET Mạch 8259 xoá bit ISRi (i = L2L1L0) (6) Lập mức u tiên: Chế độ cho phép thay đổi mức u tiên có định mức u tiên gán trớc cách gán mức u tiên thấp cho yêu cầu ngắt IRQi ®Ých danh øng víi tỉ hỵp m· i = L2L1L0 Yêu cầu ngắt IRQi+1 đợc gán mức u tiên cao nhÊt OCW3: A0 D7 0 D6 D5 ESMM SMM D4 D3 D2 D1 D0 P ERIS RIS 10: Đọc IRR lần đọc sau 11: Đọc ISR lần đọc sau Thăm dò trạng yêu cầu ngắt 1: Đọc mà mức u tiên cao lần đọc sau Chế độ mặt nạ đặc biệt 10: Xoá chế độ mặt nạ đặc biệt 11: Lặp chế độ mặt nạ đặc biệt Hình vẽ: Thanh ghi hoạt động OCW3 Từ điều khiển hoạt động OCW3 sau đợc nạp vào 8259 cho phép: ã Chọn ghi để đọc (trạng thái) ã Thăm dò trạng thái yêu cầu ngắt cách đọc trạng thái đâu vào yêu cầu ngắt IRQi với mức u tiên cao với mà đầu vào ã Thao tác với mặt nạ đặc biệt Các ghi IRR ISR đợc nạp sau nạp từ điều khiển OCW3 vào 8259 với bit ERIS = (D1) Bit (D0) RIS = 0, cho phép đọc IRR lần đọc sau; RIS = 1, cho phép đọc ISR lần đọc sau D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 IR7 IR6 IR5 IR4 IR3 IR2 IR1 IR0 IS7 IS6 IS5 IS4 IS3 IS2 IS1 IS0 IRi=0: Đầu vào IRQi yêu cầu ngắt IRi=1: Đầu vào IRQi yêu cầu ngắt ISi=0: Yêu cầu ngắt i không đợc phục vụ ISi=1: Yêu cầu ngắt i đợc phục vụ (a) Thanh ghi yêu cầu ngắt: IRR (a) Thanh ghi phục vụ ngắt: IRR Bằng việc đa vào 8259 từ điều khiển hoạt động OCW3 víi bit P = 1, ta cã thĨ ®äc đợc bus liệu lần đọc tiếp sau từ thăm dò, thông tin yêu cầu ngắt với mức u tiên cao hoạt động mà tơng ứng với yêu cầu ngắt theo dạng sau: Nguyễn Tiến Duy Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật máy tính 107 http://www.ebook.edu.vn Trờng đại học kỹ thuật Công NghiÖp D7 D6 D5 D4 D3 D2 D1 D0 Ta coi chế độ thăm dò yêu cầu I X X X X W2 W1 W0 ngắt chế độ thờng đợc ứng dụng trờng hợp có Mà số yêu cầu ngắt 1: Đang có yêu cầu ngắt nhiều chơng trình 0: Không có yêu cầu ngắt phục vụ ngắt giống X: Dont care cho yêu cầu ngắt việc chọn chơng trình Hình vẽ: Dạng thức từ thăm dò trạng tháI yêu cầu ngắt để sử dụng (trách nhiệm) công việc ngời sử dụng (ngời lập trình) Vậy, muốn dùng chế độ thăm dò 8259 để xác định yêu cầu ngắt thời ta cầ thực lần lợt dÃy thao tác sau: ã ã ã Cấm yêu cầu ngắt che đợc lệnh CLI (xo¸ IF) Ghi tõ lƯnh OCW3 víi bit P=1 Đọc từ thăm dò trạng thái yêu cầu ngắt bus d÷ liƯu Bit ESMM = 1: Cho phÐp 8259 thao tác với chế độ mặt nạ đặc biệt Bit SMM = 1: cho phép chế độ mặt nạ đặc biệt Chế độ mặt nạ đặc biệt đợc dùng để thay đổi thứ tự u tiên bên chơng trình phục vụ ngắt Ví dụ, trờng hợp có yêu cầu ngắt bị cấm (bị che chơng trình phục vụ ngắt với từ điều khiển hoạt động OCW1) mà ta lại muốn cho phép yêu cầu ngắt với mức u tiên thấp so với mc u tiên yêu cầu ngắt bị cấm đợc tác động ta dùng chế độ mặt nạ đặc biệt Nếu đà đợc thiết lập, chế độ mặt nạ đặc biệt tồn xoá cách ghi vào 8259 từ điều khiển OCW3 khác với bit SMM = Mặt nạ đặc biệt không ảnh hởng tới yêu cầu ngắt có mức u tiên cao Tóm lợc hoạt ®éng cđa 8259 hƯ vi xư lý 8088: (1) Khi có yêu cầu ngắt từ thiết bị ngoại vi tác động vào chân IRQi 8259 gửi xung INT = đến chân INTR cđa CPU 8088 (2) NÕu chÊp nhËn, 8088 sÏ ®−a xung INTA (low active) đến 8259 (3) 8259 dùng xung INTA đầu nh thông báo để hoàn tất xử lý nội cần thiết, kể việc xử lý u tiên có nhiều yêu cầu ngắt tác động (4) 8088 đa xung INTA thứ hai khiến 8259 đa bus liệu byte số hiệu ngắt yêu cầu ngắt vừa đợc chấp nhận (yêu cầu ngắt có mức u tiên cao (nếu có nhiều yêu cầu ngắt tác động) tuỳ theo chế độ làm việc 8259) (5) 8088 tính toán địa chơng trình phục vụ ngắt dựa số hiệu ngắt, cụ thể nh sau: ã Cất FR; xoá IF, TF; cất CS, IP vào Stack ã Lấy CS, IP chơng trình phục vụ ngắt từ bảng vector ngắt thực Tuỳ theo yêu cầu khác hoạt động 8259 mà chơng trình phơc vơ ng¾t cã lƯnh ghi OCW1, OCW2 hay OCW3 vào 8259 Nguyễn Tiến Duy Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật máy tính 108 http://www.ebook.edu.vn Trờng đại học kỹ thuật Công Nghiệp Chơng Vào liệu DMA Nguyên tắc việc trao đổi liệu với thiết bị ngoại vi cách thâm nhập trực tiếp vào nhớ (DMA) DMAC 8237-5 hƯ vi xư lý 8088 a TÝn hiƯu HOLD vµ HLDA CPU 8088 b M¹ch DMAC 8237-5 cđa Intel Ngun TiÕn Duy – Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật m¸y tÝnh 109 ... Ch−¬ng Bé vi xư lý 8088 cđa Intel Giới thiệu hoạt động vi xử lý 8088 a Giới thiệu chung b Cấu trúc hoạt động cđa bé VXL 8088 c Bé vi xư lý 8086 8088 (SGK) Chế độ địa 8088 a C¸ch m· ho¸ lƯnh cđa bé. .. Công Nghiệp Ch−¬ng Bé vi xư lý 8088 cđa Intel Giới thiệu hoạt động vi xử lý 8088 a Giíi thiƯu chung Bé vi xư lý 8088 thc họ vi xử lý Intel Điển hình: 8085 bé vi xư lý bit 8086 lµ bé vi xư lý 16 bit... víi bé vi xư lý 80386 DQ (Define Quadword): KiĨu Quadword (8 byte) Ngun TiÕn Duy Trung tâm Kỹ thuật máy tính Bộ môn Kỹ thuật máy tính 31 http://www.ebook.edu.vn DT Trờng đại häc kü tht C«ng