Tìm hiểu và thiết kế khối điều chế giải điều chế số cho chip Zigbee và thử nghiệm trên FPGA - Luận văn Điện tử, Đại học Bách Khoa

  Luận văn tốt nghiệp đại học LỜI CẢM ƠN Qua năm học tập rèn luyện Trường Đại học Bách Khoa, với lòng biết ơn sâu sắc mình, chúng em xin chân thành cảm ơn giúp đỡ tận tình tồn thể thầy giáo môn Điện Tử - Viễn Trường giảng dạy hướng dẫn chúng em suốt trình học tập Chúng em xin dành lời cảm ơn đặc biệt cho TS Huỳnh Phú Minh Cường, người hướng dẫn em thực luận văn Cảm ơn thầy cho em thực luận văn phòng lab RFIC cho em sử dụng thơng tin, liệu phịng lab để em báo cáo luận văn Chúng em xin cám ơn anh lab hướng dẫn, hỗ trợ em nhiệt tình lúc học tập, nghiên cứu phòng lab Cảm ơn anh Bảo chia sẻ cho em nhiều kiến thức Đồng cảm ơn người lab tạo môi trường làm việc thoải mái, giúp đỡ lẫn để phát huy tốt Cuối quan trọng nhất, chúng xin gửi lời cảm ơn đến gia đình ln động viên cố gắng cho tốt Nếu khơng có động viên giúp đỡ từ người, chúng khơng thể hồn thành luận văn  Nhóm sinh viên thực hiện,  Nguyễn Quang Quang Thắng Vũ Đỗ Minh Tuấn GVHD: TS Hu ỳnh Phú Minh C ườ  ng ườ ng Trang i   Luận văn tốt nghiệp đại học TĨM TẮT LUẬN VĂN Chuẩn khơng dây Zigbee với chất tiêu tốn lượng, khoảng cách truyền tải xa đặc biệt mơ hình Network lớn ngày tỏ ưu lĩnh vực truyền tải tín hiệu điều khiển, thu thập liệu từ cảm biến, xây dựng hệ thống cảm biến không dây IoT (Internet of Things) Hai khối quan trọng chip Zigbee khối điều chế giải điều chế số, với số khối khác tạo thành lớp PHY lớp MAC giao thức Zigbee, định nghĩa theo chuẩn IEEE 802.15.4 Luận văn tập trung nghiên cứu hai khối  bằng cách xây dựng dựng hệ thống mô MATLAB, MATLAB, SIMULINK sau sau thiết kế kế ngơn ngữ Verilog Xây dựng hệ thống nhúng để kiểm tra kết thiết kế kit FPGA cyclone III, sử dụng DAC HSMC card để thị dạng sóng lên dao động kí, dùng ADC để lấy tín hiệu ngược lại Toàn hệ thống nhúng kiểm tra điều khiển NiOS II soft-processor  Key words: Zigbee, IEEE 802.15.4, FPGA cyclone III, HSMC AD/DA card, NiOS II embedded system SVTH: Nguyễ n Quang Thắ ng, ng, V ũ  Đỗ   Minh Tuấ n  Đỗ  Minh Trang ii   Luận văn tốt nghiệp đại học ABSTRACT Zigbee wireless standard with low energy consuming nature, remote transmission distance and especially the very large network models, is strongly developing in the field of transmissing control signals, wireless sensor network systems and IoT (Internet of Things) Two important blocks in Zigbee chip are modulation block and demodulation  block, along with some other blocks form the PHY layer and MAC layer protocol in Zigbee, which is defined by the IEEE 802.15.4 standard Thesis focused on these two  blocks by building simulation systems in MATLAB, SIMULINK then designed Verilog models An embedded system is also conducted to check the design results on the kit cyclone III FPGA This system use DAC in HSMC card to display the waveform on oscilloscope, and use ADC to get the signal back The overall system is control by NiOS II soft processor  Key words:  Zigbee, IEEE 802.15.4, FPGA, cyclone III, HSMC AD/DA card,  NiOS II embedded embedded system GVHD: TS Hu ỳnh Phú Minh C ườ  ng ườ ng Trang iii   Luận văn tốt nghiệp đại học TĨM TẮT Q TRÌNH THỰC HIỆN Luận văn thực 15 tuần hướng dẫn TS Huỳnh Phú Minh Cường thực RFIC Lab 111B3 Từ lúc nhận đề tài đến lúc hoàn thành 15 tuần với công việc cụ thể sau: Tuần Thời gian Công việc 22 – 27/8 28 -3/9 -10/9 12 – 17/9 19/9 – 24/9 26/9 – 1/10 – 8/10 10 -15/10 10 17 -22/10 11 24 -29/10 12 14 -19/11 13 21 -26/11 14 -10/12 Thiết kế hệ thống nhúng kiểm tra kit Cyclone 15 12 -23/12 Tổng hợp viết báo cáo Tiềm hiểu chuẩn 802.15.4, Zigbee Thiết kế MẢTLAB SIMULINK Thiết kế RTL code Kiểm tra thiết kế RTL ModelSim Kiểm tra thiét kế RTL FPGA  Nhóm sinh viên thực hiện,  Nguyễn Quang Quang Thắng Vũ Đỗ Minh Tuấn SVTH: Nguyễ n Quang Thắ ng, ng, V ũ  Đỗ   Minh Tuấ n  Đỗ  Minh Trang iv   Luận văn tốt nghiệp đại học MỤC LỤC LỜI CẢM ƠN ƠN I TÓM TẮT LUẬN VĂN II ABSTRACT III TĨM TẮT Q TRÌNH THỰC HIỆN IV MỤC LỤC V DANH MỤC TỪ VIẾT TẮT VIII DANH MỤC HÌNH ẢNH X DANH MỤC BẢNG BIỂU XIV LỜI MỞ ĐẦU XV CHƯƠNG GIỚI THIỆU ĐỀ TÀI 1.1 GIỚI THIỆU ĐỀ TÀI 1.2 NHIỆM VỤ LUẬN VĂN 1.3 PHƯƠNG PHÁP NGHIÊN CỨU 1.4 CẤU TRÚC LUẬN LUẬN VĂN: CHƯƠNG CƠ SỞ LÝ THUYẾT ZIGBEE 2.1 MẠNG WIRELESS PERSONAL AREA NETWORKS (WPAN) 2.2 CHUẨN IEEE 802.15.4 802.15.4 2.2.1 Lớp vật lý chuẩn IEEE 802.15.4 2.2.2 Lớp vật lý kkỹỹ thuật điều chế O-QPSK trên Zigbee 10 2.2.3 Lớp Medium Access Control(MAC) chuẩn ieee 802.15.4 15 CHƯƠNG THIẾT KẾ MỨC HỆ THỐNG VÀ MÔ PHỎNG MATLAB 19 3.1 THIẾT KẾ MATLAB KHỐI MODULATOR 20 3.1.1 Khối Serial-to-Paral Serial-to-Parallel lel 20 3.1.2 Khối NRZ NRZ – Ecoding 21 3.1.3 Khối Half-Sine-Pul Half-Sine-Pulse-Shaping se-Shaping 21 3.2 THIẾT KẾ MATLAB KHỐI DEMODULATOR 23 3.2.1 Giải điều chế tín hiệu theo kiểu hard-detection: hard-detect ion: 23 3.2.2 Phương pháp giải điều chế theo kiểu soft-detection soft-detecti on 25 3.3 THIẾT KẾ GIAO DIỆN NGƯỜI DÙNG GUI ĐỂ TẠO MAC FRAME 32 GVHD: TS Hu ỳnh Phú Minh C ườ  ng ườ ng Trang v   Luận văn tốt nghiệp đại học CHƯƠNG THIẾT KẾ MÔ TẢ PHẦN CỨNG (VERILOG) 35 4.1 THIẾT KẾ KHỐI MODULATOR MODULATOR 36 4.1.1 Vị trí chức khối Modulator chip Zigbee 36 4.1.2 Tổng quan quan khối khối Modulator Modulator 37 4.1.3 Thiết kế khối Modulator mức RTL code 39 4.1.4 Tổng kết kh khối ối Mod Modulator ulator 53 4.2 THIẾT KẾ KHỐI DEMODULATOR 55 4.2.1 Vị trí chức khối Demodulator: 55 4.2.2 Tổng quan khối Demodulator: 55 4.2.3 Thiết kế kế khối giải đđiều iều chế demodulato demodulatorr 57 CHƯƠNG HỆ THỐNG NHÚNG TRÊN FPGA 67 5.1 GIỚI THIỆU THIỆU FPGA 68 5.1.1 Lịch sử 68 5.1.2 5.1.3 Ứng dụng: 68 Khối logic 69 5.1.4 Mạch liên kết kết hệ thống 69 5.1.5 Khối vào/ra 70 5.1.6 Các phần tử tích hợp sẵn 70 5.2 THIẾT KẾ HỆ THỐNG NHÚNG KIỂM TRA KHỐI ZIGBEE_MODEM   71 5.3 GIỚI THIỆU PHẦN CỨNG SỬ DỤNG: 78 5.3.1 5.3.2 KIT FPGA CYCLONE III 3C120F780C7N: 78 HSMC CARD 81 5.3.3 Kit DE2 84 CHƯƠNG KẾT QUẢ THỰC TẾ 86 6.1 KẾT QUẢ KIỂM TRA KHỐI MODULATOR 87 6.2 KIỂM TRA KHỐI DEMODULATOR 94 6.3 KIỂM TRA ZIGBEE_MODEM BẰNG HỆ THỐNG NHÚNG 98 CHƯƠNG KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 101 7.1 •NHẬN XÉT CHUNG 102 7.2 KẾT QUẢ ĐẠT ĐƯỢC 102 SVTH: Nguyễ n Quang Thắ ng, ng, V ũ  Đỗ   Minh Tuấ n  Đỗ  Minh Trang vi   Luận văn tốt nghiệp đại học 7.3 NHỮNG TỒN TẠI 102 7.4 HƯỚNG PHÁT TRIỂN 103 TÀI LIỆU THAM KHẢO 104 PHỤ LỤC 1: HÌNH ẢNH KIỂM TRA KHỐI MODULATOR 105 PHỤ LỤC 2: HÌNH ẢNH KIỂM TRA KHỐI DEMODULATOR 113 GVHD: TS Hu ỳnh Phú Minh C ườ  ng ườ ng Trang vii   Luận văn tốt nghiệp đại học DANH MỤC TỪ VIẾT TẮT Viết tắt Viết đầy đủ API Application Application Program Interface ASIC Application Application Specific Integrated Circuit  bps bit per secon secondd CPLD Complex Programmable Logic Device DHCP Dynamic Host Configuration Configuration Protocol DSP Digital Signal Processing DSSS Direct Sequence Spread Spectrum FPGA Field Programmable Gate Array FSM Finite State Machine GPP General Purpose Processor GUI Graphic User Interface HAL Hardware Abstraction Layer HDL Hardware Description Language HSMC High Speed Mezzanine Card IC Intergrated Circuit (Mạch tích hợp) IOB Input/Output Blocks IoT Internet of Things IP LCD Intellectual Property Liquid Crystal Display LUT Look-Up Table MAC Media Access Control MAC Media Access Control MEMS Micro Electronic Mechanical System PD Physical design PFL Parallel Flash Loader PN PPDU Pseudo – random Noise PHY Protocol Data Unit SVTH: Nguyễ n Quang Thắ ng, ng, V ũ  Đỗ   Minh Tuấ n  Đỗ  Minh Trang viii   Luận văn tốt nghiệp đại học PSDU PHY Service Data Unit PWM Pulse Width Modulation RTL Register transaction level RTL Register Transíer Level RTOS SFD Real-time Operation System Start of Frame Delimitor SHR Synchoronous Header SoC System on Chip SOPC System On Programmable Chip SPI Serial Peripheral Interíace SPLD Simple Programable Logic Devices STA Static timming analysis TCP/IP USB Transmission Control Protocol/Internet Protocol/Internet Protocol Universal Serial Bus VHDL Ngôn ngữ mô tả phần cứng GVHD: TS Hu ỳnh Phú Minh C ườ  ng ườ ng Trang ix   Luận văn tốt nghiệp đại học DANH MỤC HÌNH ẢNH Hình 1-1 Internet of Things (IoT) 3  Hình 1-2 Zigbee chuẩn IEEE 802.15.4 802.15.4 3  Hình 1-3 Sơ đồ bên phát Zigbee 4  Hình 1-4 Sơ đồ bên thu Zigbee 4  Hình 2-1 Các kênh tín hiệu chuẩn Zigbee 9  Hình 2-2 Cấu trúc PPDU 10  Hình 2-3 Biểu đồ điều chế O-QPSK 11  Hình 2-4 Delay I Q với Tc 0.5µs 13  Hình 2-5 Dạng hình sine chip 14  Hình 2-6 Biến đổi Fourier xung vuông 14  Hình 2-7 Cấu trúc frame MAC 15  Hình 2-8 Quá trình thực CRC phần cứng 17  Hình 3-1 Sơ đồ mơ MATLAB điều chế tín hiệu cho Zigbee 20   Hình 3-2 Kết mơ MATLAB khối Serial-to-parallel 21  Hình 3-3 Kết mô khối NRZ-Ecoding 21   Hình 3-4 Dạng sóng p(t) hình sine 22   Hình 3-5 Kết mơ MATLAB khối half-sine-pulse-shaping 22   Hình 3-6 Cấu trúc máy thu dạng đổi tần trực tiếp 23   Hình 3-7 a) Tín hiệu nhận vào lí tưởng b) Minh họa lấy mẫu 24   Hình 3-8 Tín hiệu sau lấy mẫu theo phương pháp hard detection 25  Hình 3-9 Sơ đồ khối demodulator theo phương pháp soft-detection 25  Hình 3-10 Góc pha theo dạng lượng giác i+jQ 26  Hình 3-11 Biểu diễn I Q đường tròn lượgn giác 26   Hình 3-12 Delta phase tín hiệu liên tục 27   Hình 3-13 Delta phase rời rạc 27  Hình 3-14 Phương pháp tính tương quan (correlation) với loại tín hiệu: a)rời rạc b) liên tục 28  Hình 3-15 Thuật tốn corelation dùng Xnor 29   Hình 3-16 Giá trị correlation tín hiệu với symbol 29   Hình 3-17 Lấy mẫu với tín hiệu có nhiễu 30   SVTH: Nguyễ n Quang Thắ ng, ng, V ũ  Đỗ   Minh Tuấ n  Đỗ  Minh Trang x SVTH: Nguyễ n Quang Thắ ng, ng, V ũ  Đỗ   Minh Tuấ n  Đỗ  Minh Trang 98   Chương KẾT QUẢ THỰC TẾ  Hình 6-12 S ơ ng nhúng kiể m tra ơ   đồ hệ thố ng Kết thực tế  Hình 6-13 K ế  kit Cyclone III HSMC card ế t quả thự c thự c t ế  ế  trên GVHD: TS Hu ỳnh Phú Minh C ườ  ng ườ ng   Chương KẾT QUẢ THỰC TẾ Trang 99 SVTH: Nguyễ n Quang Thắ ng, ng, V ũ  Đỗ   Minh Tuấ n  Đỗ  Minh Trang 100     Chương 7. KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN Chương trình tóm tắt nội dung thực hiện, kiến thức kĩ đạt sau thực đề tài Đồng thời nêu hạn chế chưa làm điều cần bổ sung để phát triển đề tài NỘI DUNG CHÍNH 7.1 Nhận xét chung 7.2 Kết đạt 7.3 Những hạn chế 7.4 Hướng phát triển GVHD: TS Hu ỳnh Phú Minh C ườ  ng ườ ng Trang 101   Chương KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 7.1  •NHẬN XÉT CHUNG Qua q trình học tập, nghiên cứu để thực luân văn này, chúng em tích luỹ thêm nhiều kinh nghiệm phân tích hiểu biết thêm công đoạn thiết kế vi mạch số FPGA Bên cạnh đó, việc thực luận văn người giúp chúng em nâng cao kỹ làm việc nhóm, kỹ trao đổi hợp tác Hơn nữa, có hội làm luận văn  phịng Lab 111B3 cho chúng em thấy quy trình làm việc nghiên cứu vi mạch cách chuyên nghiệp động lực để thúc đẩy niềm đam mê thiết kế vi mạch chúng em 7.2  KẾT QUẢ ĐẠT ĐƯỢC Luận văn giải vấn đề thiết kế khối điều chế giải điều chế cho chip Zigbee Các frame liệu truyền nhận lại  Nắm vững kiến thức điều chế tín hiệu số O-QPSK Hiều rõ quy trình điều chế giải điều chế tín hiệu cho chip Zigbee kỹ thuật nâng cao chất lượng đường truyền trải phổ pulse-shaping, phương pháp detect pha hai luồng tín hiệu I-Q Ngồi cịn học kiến thức, quy định yêu cầu kỹ thuật chuẩn truyền liệu không dây cá nhân chuẩn IEEE 802.15.4 Sử dụng tốt chương trình cho thiết kế vi mạch số FPGA Modelsim, Quatus II, Qsys… để mô phỏng, đánh giá kết Khả sử dụng KIT phát triển FPGA Trong trình thực luận văn, bước qui trình xuất nhiều vấn đề cần phải giải Những phát sinh môi trường làm việc, cách cài đặt tool Cách khắc phục lỗi phát sinh giải vấn đề để lại nhiều kiến thức kĩ quan trọng, để lần thực sau không vướng phải lỗi tương tự, giảm thời gian thực thực có hiệu lần sau Các kiến thức vi mạch có trình thực luận văn tảng kiến thức vô giá giúp em hội nghề nghiệp sau 7.3  NHỮNG TỒN TẠI Chưa có phần cứng RF front end nên chưa kiểm tra kết sau cao tần Chưa thực việc kiểm tra lượng tiêu thụ toàn mạch SVTH: Nguyễ n Quang Thắ ng, ng, V ũ  Đỗ   Minh Tuấ n  Đỗ  Minh Trang 102   Chương KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 7.4  HƯỚNG PHÁT TRIỂN Sử dụng lại thiết kế luận văn để làm tham khảo cho hệ thống điều chế giải điều chế số Sử dụng thêm phần cứng front end để hoàn thành hệ thống transceiver Xây dựng hệ thống đa kênh để sử dụng điều chế, trải phổ có sẵn luận văn Các thiết kế luận văn hoàn toàn sẵn sàng để sử dụng cho thiết kế ASIC, phần kiểm tra FPGA chắn chức thiết kế mức RTL Các thiết kế ASIC tối ưu mặt lượng tài nguyên GVHD: TS Hu ỳnh Phú Minh C ườ  ng ườ ng Trang 103   TÀI LIỆU THAM KHẢO TÀI LIỆU THAM KHẢO [1] IEEE Standard for Local and Metropolitan Area Networks-Part 15.4:  Low-Rate Wireless Personal Area Networks (LR-WPANs), IEEE Computer Society Std [2] T Schmid, “Gnu radio 802.15.4 en- and decoding” NESL Department of Electrical Engineering University of California, Los Angeles, 2006 [3] Altera, (2001) Fpgas provide reconfigurable dsp solutions.  http://www.altera.com/literature/wp/wp dsp fpga.pdf   [4] Z Alliance, “ZigBee Alliance”, WPAN industry group, The industry group responsible for the ZigBee standard and certification, 2010 [5] R Ahmad, O Sidek, W Hassin, and S Mohd, “Implementation of IEEE 802.15.4 Based OQPSK-Pulse-shaping Block on FPGA”,  Piscataway, NJ, USA, 2011, pp 459– 464 [6] Altera Corporation,  Corporation,  “Cyclone III 3C120 Development Board - Reference Manual”, 2009 [7] K Shuaib and I Jawhar M Alnuaimi, "Performance Evaluation of IEEE 802.15.4  Physical Layer Using Matlab/Simulink", in Innovations in information technology, Nov 2006., pp 1-5 [8] Farahani Shashin,  ZigBee wireless networks and Transceivers, Amsterdam, USA:  Newnes publications publications,, 2008 [9] Jeong – O Jeong, “ Hybrid FPGA and GPP Implementation of IEEE 802.15.4  Physical Layer”, Virginia Polytechnic Institute and State University, 2012 [10] Mrudula P Karve, “Evaluation of gnu radio platform enhanced for hardware accelerated radio design,” Ph.D dissertation, Virginia Polytechnic Institute and State University, 2010 SVTH: Nguyễ n Quang Thắ ng, ng, V ũ  Đỗ   Minh Tuấ n  Đỗ  Minh Trang 104   Phụ lục Phụ lục 1: HÌNH ẢNH KIỂM TRA KHỐI MODULATOR KẾT QUẢ KIỂM TRA KHỐI MODULATOR Tr ườ  ng hợ   p 1: ‘0000_0000’ ườ ng Tr ườ  ng hợ   p 1: ‘0001_0000’ ườ ng GVHD: TS Hu ỳnh Phú Minh C ườ  ng ườ ng   TÀI LIỆU THAM KHẢO Tr ườ  ườ ng ng hợ   p 2: ‘0010_0010’ Tr ườ  ườ ng ng hợ   p 3: ‘0011_0011’ Trang 105 SVTH: Nguyễ n Quang Thắ ng, ng, V ũ  Đỗ   Minh Tuấ n  Đỗ  Minh   Phụ lục Tr ườ  ườ ng ng hợ   p 4: ‘0100_0100’ Tr ườ  ng hợ   p 5: ‘0101_0101’ ườ ng Trang 106 GVHD: TS Hu ỳnh Phú Minh C ườ  ng ườ ng   TÀI LIỆU THAM KHẢO Tr ườ  ườ ng ng hợ   p 6: ‘0110_0110’ Tr ườ  ườ ng ng hợ   p 7: ‘0111_0111’ Trang 107 SVTH: Nguyễ n Quang Thắ ng, ng, V ũ  Đỗ   Minh Tuấ n  Đỗ  Minh   Phụ lục Tr ườ  ườ ng ng hợ   p 8: ‘1000_1000’ Tr ườ  ng hợ   p 9: ‘1001_1001’ ườ ng Tr ườ ng ng hợ   p 10: ‘1010_1010’ Trang 108 GVHD: TS Hu ỳnh Phú Minh C ườ  ng ườ ng   TÀI LIỆU THAM KHẢO Tr ườ  ng hợ   p 11: ‘1011_1011’ ườ ng Trang 109 SVTH: Nguyễ n Quang Thắ ng, ng, V ũ  Đỗ   Minh Tuấ n  Đỗ  Minh   Phụ lục Tr ườ  ườ ng ng hợ   p 12: ‘1100_1100’ Tr ườ  ng hợ   p 13: ‘1101_1101’ ườ ng Trang 110 GVHD: TS Hu ỳnh Phú Minh C ườ  ng ườ ng   TÀI LIỆU THAM KHẢO Tr ườ  ườ ng ng hợ   p 14: ‘1110_1110’ Tr ườ  ng hợ   p 15: ‘1111_1111’ ườ ng Trang 111 SVTH: Nguyễ n Quang Thắ ng, ng, V ũ  Đỗ   Minh Tuấ n  Đỗ  Minh Trang 112   Phụ lục Phụ lục 2: HÌNH ẢNH KIỂM TRA KHỐI DEMODULATOR ... thực đề tài luận văn tốt nghiệp ? ?Tìm hiểu thiết kế khối điều chế - giải điều chế số cho chip Zigbee thử nghiệm FPGA? ?? Trong thực đề tài, chúng tơi tích lũy nhiều kinh nghiệm thực tế bổ sung nhiều... thức zigbee, ứng dụng đời sống tính thực tiễn đề tài, tương lai phát triển giao thức Từ đặt nhiệm vụ, nội dung đề tài ? ?Tìm hiểu thiết kế khối điều chế - giải điều chế số chip Zigbee thử nghiệm FPGA? ??,... of Things) Hai khối quan trọng chip Zigbee khối điều chế giải điều chế số, với số khối khác tạo thành lớp PHY lớp MAC giao thức Zigbee, định nghĩa theo chuẩn IEEE 802.15.4 Luận văn tập trung nghiên