Đang tải... (xem toàn văn)
Bài viết này đề xuất phát triển các ứng dụng xử lý ảnh và video thời gian thực trên thiết bị FPGA mới được phát triển bởi hãng Xilinx: Bộ công cụ Xilinx ZVIK. Bộ ZVIK được xây dựng trên nền tảng bộ Zynq-7000 ZC702, bao gồm cả phần cứng, phần mềm và các thành phần IP dùng trong phát triển các ứng dụng video.
TẠP CHÍ KHOA HỌC ĐẠI HỌC SÀI GÒN Số 24 (49) - Tháng 01/2017 Ứng dụng cơng cụ tảng FPGA vào xử lý ảnh video A novel FPGA implementation for image and video processing applications GS.TS Lê Tiến Thường, Trường Đại học Bách khoa TP.HCM Le Tien Thuong, Prof.,Ph.D., Ho Chi Minh University of Technology Đinh Gia Khánh, Trường Đại học Bách khoa TP.HCM Dinh Gia Khanh, Ho Chi Minh University of Technology Ngô Hải Long, Trường Đại học Bách khoa TP.HCM Ngo Hai Long, Ho Chi Minh University of Technology Nguyễn Quang Trường, Trường Đại học Bách khoa TP.HCM Nguyen Quang Truong, Ho Chi Minh University of Technology Tóm tắt Bài báo đề xuất phát triển ứng dụng xử lý ảnh video thời gian thực thiết bị FPGA phát triển hãng Xilinx: công cụ Xilinx ZVIK Bộ ZVIK xây dựng tảng Zynq-7000 ZC702, bao gồm phần cứng, phần mềm thành phần IP dùng phát triển ứng dụng video Trong báo này, công cụ zynq-7000 dùng xử lý ảnh video thời gian thực, hỗ trợ với giao diện người dùng web, giúp cho việc tùy chỉnh thông số hệ thống xử lý ảnh trở nên dễ dàng thân thiện Ở đây, giải thuật nhận dạng chuyển động thời gian thực triển khai phần cứng, đồng thời sử dụng hệ thống nhúng để điều khiển phần mềm Từ ứng dụng hệ thống giám sát, an ninh Từ khóa: FPGA; zvik; zynq-7000; xử lý ảnh; xử lý video thời gian thực Abstract In this article, we introduce Xilinx ZVIK, a novel FPGA implementation for real-time video and image processing applications that has been developed by Xilinx Inc The ZVIK was built based on the Zynq7000 ZC702 and contains additional hardware, software, and IP core components for building and developing custom video applications In this article, the ZVIK is applied with real-time image and video applications, supported by a web-based graphical user interface, which allows configuring each of the Xilinx video IP cores in the image-processing pipeline A motion detection algorithm is applied on the hardware and controlled by the embedded system in parallel By all this technique, Xilinx ZVIK can be applied in monitoring and security cameras Keywords: FPGA; zvik; zynq-7000; image processing; real-time video processing hình khơng cần thiết quy trình xử lý ảnh, lại bao hàm thiết kế phép chụp ảnh từ video dùng phân tích Hình sơ đồ khối thiết kế camera 1080p60 Giới thiệu Bộ cơng cụ Xilinx Zynq®-7000 All Programmable (AP) SoC Video and Imaging Kit (ZVIK) xây dựng tảng dòng kit ZC702, bao gồm phần cứng, phần mềm thành phần IP core cần thiết để phát triển ứng dụng xử lý ảnh xử lý video thời gian thực Ngồi ra, cơng cụ bao gồm module I/O FMC cung cấp Avnet, hỗ trợ kết nối qua cổng HDMI, nhận ngõ vào từ cảm biến ảnh CMOS, cho phép phát triển tức thời phần mềm hệ thống, phần sụn thiết kế phần cứng dBên cạnh khả xử lý mạnh mẽ ARM® Cortex™-A9 MPCore™, cơng cụ xây dựng kết nối ngoại vi cho phép kết nối giao tiếp với thiết bị ngoại vi PC hay thẻ nhớ SD Hình Sơ đồ khối ZVIK thiết bị ngoại vi Dòng Zynq-7000 tích hợp hệ thống xử lý chip lõi kép ARM® Cortex™-A9 MPCore™ phần luận lý lập trình Xilinx, với cơng nghệ xử lý đại nhất, hiệu suất xử lý cao, hiệu sử dụng lượng thấp, kích thước 28nm Các CPU ARM Cortex-A9 MPCore phần quan trọng hệ thống lập trình, bên cạnh nhớ trong, nhớ thiết bị ngoại vi khác Hệ hệ thống Zynq7000 ứng dụng rộng rãi nhiều lình vực, chẳng hạn hỗ trợ tự động lái xe, truyền video, điều khiển động công nghiệp, kết nối hệ thống mạng, thị giác máy tính, camera thơng minh, hệ thống giám sát theo dõi, xử lý ảnh chẩn đoán y khoa,… Giao diện đồ họa người dùng (GUI – Graphical User Interface) web cho phép cấu hình lõi IP video quy trình xử lý ảnh, hiển thị thông tin ảnh vào đồ thị histogram liệu, cho phép thao tác vi xử lý liệu cân trắng tự động hay phơi sáng tự động Hình Bộ công cụ ZVIK Video ngõ vào tạo cảm biến ảnh VITA-2000 từ bán dẫn ON, cấu hình độ phân giải 1080 Ảnh mẫu thô Bayer biến đổi thành ảnh màu RGB liên hợp triển khai xử lý ảnh sử dụng lõi video IP LogiCORE™, loại bỏ điểm ảnh lỗi, de-mosaic sửa lại màu xác cho ảnh Một đệm khung hình lắp đặt hệ thống xử lý nhớ DDR3, làm cho hình ảnh truy cập tới lõi xử lý ARM® thơng qua AXI Video Direct Memory Access (VDMA) Bộ đệm khung Hình Cấu trúc họ Zynq-7000 Giao diện người dùng web Để truy cập vào giao diện người dùng web, sử dụng trình duyệt web Internet Explorer, Firefox Google Chrome Nhập vào địa IP ZVIK http://192.168.1.10 Trang web Hình Từ giao diện người dùng này, điều chỉnh thơng số khung hình (frame) video theo mong muốn Khi điều chỉnh trình duyệt web gửi gói HTTP Request đến cho ZVIK Bộ ZVIK thực hiệu chỉnh theo thông số gửi trả lại gói HTTP Response Việc ZVIK điều chỉnh thơng số hình ảnh ZVIK sử dụng phần cứng phần mềm board để thao tác, tìm hiểu sâu phần sau Hình Giao diện người dùng (GUI) ZVIK web lọc thông cao dùng để làm sắc nét đường biên Ngoài ra, hiệu ứng khử Halo giúp giảm nhiễu vòng hiệu ứng cường điệu lọc thơng cao gây 2.5 Cấu hình cho mục Ma trận hiệu chỉnh màu sắc ảnh Phần Ma trận hiệu chỉnh màu sắc cho ảnh (Color Correction Matrix) cung cấp khả hiệu chỉnh màu cho ảnh nhằm chỉnh sửa theo nguồn sáng khác Ngoài ra, cài đặt cân trắng điều khiển tự động vi xử lý Zynq-7000 SoC Dựa thông tin thu nhận từ lõi IP Image Statistic, vi xử lý chọn tổng hay nhiều mức cấu hình cân trắng, dựa xác suất tính tốn nguồn sáng Thanh chỉnh độ sáng độ tương phản (Brightness and Contrast) dùng để thay đổi cường độ ảnh, làm cho ảnh tối sáng Thanh chỉnh độ bão hòa (Saturation) dùng để thay đổi cường độ màu sắc Khi độ bão hòa tương ứng với ảnh mức xám Hình minh họa ảnh hưởng cân trắng bảng kiểm tra màu cho bốn nguồn chiếu sáng khác Bốn ảnh phía ngõ chuỗi xử lý ảnh chụp từ cảm biến ảnh không qua chỉnh sửa màu sắc ứng với bốn nguồn sáng khác Bốn ảnh phía ngõ chỉnh sửa lại màu sắc, minh họa cho cách chỉnh cân sáng cho ảnh Các ảnh chụp camera ZVIK hộp sáng X-Rite Macbeth Judge 2.1 Điều chỉnh độ lợi (Gain) độ sáng (Exposure) Độ lợi độ sáng điều chỉnh tự động cách đánh dấu vào ô hình, nguyên lý làm việc cụ thể sau: Processor Control: Một vi xử lý Zynq-7000 SoC thu thập thông tin ảnh từ lõi IP Thống kê ảnh (Image Statistics IP) dùng chúng để điều chỉnh cài đặt độ lợi độ sáng Có thể chỉnh độ sáng theo yêu cầu trượt mục Tarrget Intensity Image Sensor Auto Gain/Exposure: Sử dụng điều khiển tự động độ lợi/độ sáng nội cảm biến ảnh để tùy chỉnh độ lợi độ sáng ảnh Có thể chỉnh thủ công trượt mục Target Intensity 2.2 Chụp ảnh từ video Mục chụp ảnh (Image Capture) giao diện người dùng cho phép chụp ảnh từ video Sau nhấn Click to Take Snapshot, ảnh nén hiển thị Ảnh kích cỡ (24-bit RGB 1920x1080 bitmap (BMP)) lưu trữ cách nhấn phải chuột chọn Save Picture As 2.3 Cấu hình cho mục Sửa lỗi điểm ảnh (Defective Pixel Correction) Để quan sát trình IP core hoạt động di chuyển trượt Pixel Age lên 100 Lúc chấm trắng nhỏ xuất hình, điểm ảnh lỗi ảnh Bằng việc chỉnh trượt Pixel Age 0, điểm ảnh lỗi loại bỏ khỏi ảnh thông qua xử lý lõi IP sửa điểm ảnh lỗi 2.4 Nâng cao chất lượng ảnh Phần nâng cao chất lượng ảnh (Image Enhancement) Xilinx giúp giảm nhiễu tăng cường đường biên vật thể ảnh Bộ lọc hai chiều dùng để khử nhiễu, đồng thời bảo toàn tăng cường đường biên vật thể Cụ thể, lọc thông thấp dùng để giảm nhiễu, Hình Kết bảng màu qua xử lý cân trắng Hình Sơ đồ khối phần cứng công cụ ZVIK Nền tảng phần cứng ZVIK Quá trình xử lý ảnh xử lý video công cụ ZVIK thực theo bước tương ứng với khối IP core theo chuỗi sơ đồ sau đây: VITA-2000 Mặt khác, tạo xung PS (Programmable System) tạo xung clock AXI4 – lite 50 MHz 200 MHz cho liệu từ VITA receiver 3.2 AXI interconnect Phần thiết kế PL có kết nối cho AXI4 master kết nối cho AXI4 – Lite register interface AXI4 interconnect kết nối với master, AXI VDMA, đồng thời kết nối với slave, cổng HP0 Zynq-7000 AP SoC PS; hoạt động tần số xung 148.5 MHz, AXI4 – Lite register interface hoạt động tần số xung 50 MHz, kết nối slave tới cổng GP0 Zynq-7000 AP SoC Hoạt động xử lý song song điều khiển ghi bên IP core Phụ thuộc vào luồng liệu yêu cầu, xử lý (ARM A9) ghi lên ghi bên IP core thông qua AXI4 - Lite interconnect Chức AXI4 - Lite interconnect đọc ghi liệu từ xử lý, lựa chọn IP core cần giao tiếp thiết lập kết nối giũa xử lý IP core tương ứng Hình Chuỗi khối IP core dùng xử lý ảnh xử lý video 3.1 Clocking Thành phần PL (Programmable Logic) hệ thống có hai vùng xung clock: AXI4 - Lite (vùng xung điều khiển hoạt động ghi) vùng video clock Video clock có chức điều khiển AXI4 interface (memory – mapped), AXI4 – Stream peripherals (các giao tiếp ngoại vi) luồng video vào/ra thiết kế Hai vùng clock tương ứng 50 MHz 148.5 MHz Nguồn clock 148.5 MHz FMC-IMAGEON card đưa vào tạo xung clock, để tạo xung clock 37.125 MHz cho camera c) Color Filter Array Interpolation (CFA) Đây thành phần xử lý thứ hai chuỗi xử lý ảnh CFA có chức chuyển ảnh từ định dạng RAW sang miền RGB thuật toán CFA, đồng thời phục hồi lại lỗi màu bit lọc Bayer Ảnh chụp cảm biến ảnh CMOS/CCD ban đầu ảnh đơn sắc Để tạo ảnh màu, điểm ảnh cần tổ hợp ba màu đỏ, lam lục Trước cảm biến màu chế tạo, ảnh màu tạo cách để ba ảnh đỏ, lam lục đồng phía trước cảm biến ảnh Việc đặt lọc màu (gọi Color Filter Array) phía trước cảm biến ảnh cho phép khôi phục lại màu sắc ảnh Các lọc màu xem phần cảm biến ảnh đặt transistor quang điện Những mẫu gọi mẫu Bayer sử dụng nhiều hệ thống xử lý ảnh số d) Image Statistic Engine (Stats) Chức IP core Image Statistic Engine (Stats) phân tích đặc trưng ảnh như: color histograms, trung bình phương sai cường độ sáng Các thông số gửi cho PS để thực giải thuật cân trắng độ phơi sáng ảnh e) Color Space Conversion Cores Color Space Conversion có chức chuyển ảnh khơng gian màu RGB thành YcrCb (YUV) để phù hợp với thiết bị phát (màn hình) Nó nhận ma trện 3x3 đơn giản, giúp chuyển đổi màu từ mẫu ngõ vào g) Image Edge Enhancement Chức IP core giảm nhiễu ảnh làm bật đường viền vật thể cách sử dụng lọc hai chiều Sau đưa qua lọc thông 3.3 Các khối IP core chuỗi xử lý ảnh xử lý video công cụ ZVIK a) Test Pattern Generator (TPG) Bộ tạo mẫu thử Xilinx cung cấp dạng IP core IP core TPG có chức tạo mẫu thử cho việc bắt đầu hệ thống, đánh giá tháo gỡ lỗi gặp IP core cho phép thiết lập màu, mức chất lượng hình ảnh trình diễn video Đây khối xử lý bắt buộc phải có thiết kế sử dụng luồng liệu từ camera VITA-2000 Có thể thấy có hai khối AXI TPG chuỗi xử lý ảnh Khối thứ chèn điểm ảnh lỗi để kiểm tra khả làm việc khối AXI DPC phía sau Khối TPG thứ hai dùng để chèn mẫu thử RGB vào chuỗi xử lý Trong trình xử lý ảnh video thực tế, hai khối TPG bị vơ hiệu để dòng liệu video truyền qua mà khơng bị sửa đổi b) Defective Pixel Correction (DPC) IP core AXI Defective Pixel Correction (DPC) phần tử xử lý chuỗi xử lý thức Dữ liệu ảnh chụp từ camera VITA-2000 bao gồm vài điểm ảnh lỗi, nguyên nhân lỗi phần cứng (manufacturing fault) điều kiện mơi trường (lỗi phơi sáng) DPC có chức phục hồi lại điểm ảnh lỗi thông qua lọc Bayer subsample Nguyên lý lọc Bayer so sánh mức xám điểm ảnh với điểm ảnh lân cận, có sai biệt lớn mức xám lọc Bayer thay mức xám điểm ảnh mức xám tương quan với điểm ảnh lân cận Hình Mơ tả ảnh sau qua sửa lỗi điểm ảnh thấp để giảm nhiễu đưa qua lọc thông cao để làm bật đương viền, kết hỗn hợp đưa vào hai module antihalo ant-alias Module anti-halo làm giảm nhiễn vòng hiệu ứng tải lọc thông cao gây Module antialias làm giảm nhiễu chồng lấn xuất tăng cường đường biên h) Color Correction Matrix (CCM) Trong số điều kiện gây cân thơng số ảnh - ngun nhân điều kiện sáng thay đổi đặc tính cảm biến Do đó, core AXI CCM có chức cân lại thông số ảnh như: cân trắng, độ sáng ảnh, độ tương phản mức bão hòa i) Gamma Correction AXI Gamma Correction, gọi Gamma Compression hay encoding, dùng để mã hóa tính chất tuyến tính giá trị màu RGB cho phù hợp với tính phi tuyến thiết bị phát (ở hình) Ứng dụng công cụ ZVIK nhận dạng chuyển động Luồng video thực cánh sử dụng AXI Streams, HDMI sử dụng cho ngõ vào ngõ Các IP core xây dựng phần mềm Vivado HLS (tổng hợp mức cao từ ngôn ngữ lập trình C) Ở đây, ứng dụng chạy phần mềm Vivado 2013.3 với IP core tích hợp Một ứng dụng thực tế cho việc nhận dạng chuyển động sử dụng camera an ninh giám sát thông minh Ngõ vào qua cổng HDMI thay camera hệ thống FPGA tích hợp module camera 4.1 Giải thuật nhận dạng chuyển động Hệ thống thực nhận dạng chuyển động video thời gian thực, hay gọi phân đoạn điểm ảnh tiền cảnh/ hậu cảnh Mục tiêu việc phân đoạn ảnh đánh dấu điểm ảnh khung phần khung tĩnh hay tiền cảnh chuyển động Quyết định phụ thuộc vào mơ hình thống kê tổ hợp Các điểm ảnh ảnh xem độc lập với Mỗi điểm ảnh mơ hình hóa tổ hợp K mơ hình Gauss mạnh nhất, ứng dụng chọn K=4 Mỗi mơ hình Gauss định nghĩa ba giá trị trung bình gồm , tương ứng với ba màu đỏ, lục, lam; với phương sai , trọng lượng Các mơ hình có khơng gian màu RGB xem không gian màu ‘nền tĩnh’ điểm ảnh Ở có K=4 mơ hình Gauss độc lập áp dụng cho điểm ảnh cho phép trường hợp mà điểm ảnh thay đổi hai màu đặn, thang máy di chuyển hay lay gió Mỗi mơ hình chứa trọng số mức độ thường xuyên mà mẫu cụ thể mơ tả thành cơng theo điểm ảnh Hình Các bước giải thuật tiến hành cập nhật mẫu Hình phía cho thấy cách mà giải thuật cập nhật mẫu; đơn giản hóa việc bỏ qua màu RGB hiển thị ba mẫu Hình thị tình trạng ban đầu với ba mẫu Phần xử lý video đầu vào nối với dây màu vàng Hình 10 Phần bao gồm lõi xử lý sau đây: HDMI input and decoder; Video to AXI-Stream convertor, YUV 4:2:2 to 4:4:4 expander (16 to 24 bits) (custom core in VHDL), YUV 4:4:4 to RGB colour space converter, 24-to-32 bits pixel padding, Video DMA (lưu trữ video đầu vào, sau truyền tới nhớ chính), AXI memory interconnect, Cổng kết nối Zynq HP0 (150MHz, 64bits) Phần xử lý video đầu nối với dây màu lam hình Cơ phần bao gồm thành phần phần xử lý video đầu vào đảo ngược thứ tự, cụ thể: Cổng kết nối Zynq HP1 (150MHz, 64bits), AXI memory interconnect, Video DMA (đọc tạo dòng điểm ảnh ngõ AXI-Stream), 32to-24 bits trim, RGB to YUV 4:4:4 colour space convertor, YUV 4:4:4 to YUV 4:2:2 conversion (24 to 16 bits), AXI-Stream to video stream, HDMI output coder Khi màu điểm ảnh trùng với mẫu, mơ hình tăng cường cách tăng nhẹ trọng lượng nó, màu điểm ảnh xác nhận khung ổn định Như hình thứ hai, màu trùng vào mẫu M3, trọng số tăng lên Nếu màu không trùng với mẫu tự mẫu dịch chuyển nhẹ hướng tới vị trí màu Tuy nhiên, màu điểm ảnh khơng trùng mơ hình Gauss nào, xem tiền cảnh di chuyển Mơ hình yếu bị xóa bỏ thay mơ hình đại diện cho màu mới, có trọng số khởi tạo nhỏ Điều minh họa hình thứ ba Giải thuật lập trình ngơn ngữ C 4.1 Cấu trúc phần cứng 4.2 Hệ thống gồm ba phần chính: Nhận xử lý video đầu vào, Xử lý xuất video đầu ra, Hệ thống tăng tốc độ xử lý Hình 10 Sơ đồ khối thiết kế cho ứng dụng nhận dạng chuyển động 10 Hệ thống tăng tốc độ xử lý sử dụng đường dẫn màu đỏ hình Cụ thể gồm thành phần sau: Cổng kết nối Zynq HP2 (100MHz, 64bits) (truy cập điểm ảnh liệu thuộc tính), Central DMA engine (tự động tìm khối mô tả thông qua cổng ACP), AXI interconnects, AXI BRAM controllers, BRAMs (chứa liệu hoạt động cho gia tốc- điểm ảnh vào/ ra…) Phần cứng cho hệ thống gia tốc xây dựng phần mềm Vivado HLS 4.3 Kết mô bên thứ ba Avnet Giải thuật nhận dạng chuyển động đơn gian hóa bớt để dễ dàng việc xây dựng phần cứng cho hệ thống Ở ứng dụng trên, video đầu vào phát từ PC truyền qua cổng HDMI tới ZVIK, sau xử lý kết lên hình Để áp dụng ứng dụng vào thực tiến, hệ thống phát triển lên cách thay đầu vào hình ảnh từ camera 1080p60 giống sơ đồ khối đây: Hình 12 Sơ đồ khối phần cứng cho ứng dụng nhận dạng chuyển động trực tiếp từ camera Thay phương pháp cổ điển sử dụng phần mềm để thực giải thuật tính tốn phức tạp linh động tốc độ xử lý chậm; sử dụng phần cứng để thực giải thuật tính tốn tốc độ nhanh khơng có khả tùy biến theo yêu cầu, ZVIK cung cấp cho người dùng khả kết hợp độc đáo phần mềm ứng dụng tảng Linux phần cứng thông qua IP core để ứng dụng vừa có tộc độ xử lý nhanh phần PL thay đổi linh hoạt nhờ phần PS Điều mang lại cho ứng dụng thời gian thực bước tiến mới, tất nhiên, kèm với chất lượng hình ảnh/ video cải thiện lên nhiều lần Trong tương lai, ZVIK sử dụng nhiều ứng dụng xử lý video thời gian thực khác Cụ thể ứng Hình 11 Giao diện hiển thị kết ứng dụng nhận dạng chuyển động Ngõ vào ngõ truyền thông qua cổng HDMI card mở rộng Imageon Video đầu vào có độ phân giải 1080p truyền qua cổng HDMI từ PC, ngõ độ phân giải 1280x720p hiển thị lên hình Ảnh ngõ có khung hình kích thước 640x480 góc trái hình, hiển thị nguồn để nhận diện chuyển động Ở góc phải hình khung hình trắng đen có kích thước 640x480 để thị đầu ứng dụng Kết luận hướng phát triển tương lai Bài báo trình bày ứng dụng ZVIK việc nhận dạng chuyển động từ video; thành công xây dựng nên phần cứng cho ứng dụng, bao gồm khối IP core xử lý ảnh video cung cấp hãng Xilinx 11 P KaewTraKulPong and R Bowden, “An Improved Adaptive Background Mixture Model for Realtime Tracking with Shadow Detection”, Proc 2nd European Workshop on Advanced Video Based Surveillance Systems, AVBS01 Sept 2001, Kluwer Academic Publishers Sofia Nayak, Shashank Sekhar Pujari, “Moving Object Tracking Application: FPGA And Model Based”, (2015) International Conference on Computing Communication Control and Automation S Pleshkova, “Development of Embedded Motion Detection in Thermo Visual System with Audio Visual Interface to Information Networks”, Recent Advances in Systems Science, pp 143 - 148 Peyman Sabouri, Hamid GholamHosseini and John Collins, Border Detection of Melanoma Skin Lesions on a Single System on Chip (SoC), Auckland University of Technology Auckland, New Zealand Mohammadsadegh Sadri et al, Energy and Performance Exploration of Accelerator Coherency Port Using Xilinx ZYNQ, Technische Universitat Kaiserslautern 10 Sheng Yang at al, Adaptive Energy Minimization of Embedded Heterogeneous Systems using Regression-based Learning, University of Southampton and Imperial College, UK dụng làm hệ thống camera giám sát chuyển động, nhận dạng theo dấu khuôn mặt người đường, tòa nhà, văn phòng Ngồi ra, ZVIK ứng dụng hệ thống automotive (lái xe tự động), tác vụ cụ thể camera nhận dạng đường, biển báo giao thông, cảnh báo chướng ngại vật đường đi, tránh vật cản, hạn chế va chạm với phương tiện lưu thơng khác Ngồi ra, camera dùng để kiểm soát trạng thái lái xe buồn ngủ, không tỉnh táo lái xe… Lời cảm ơn: Nghiên cứu hổ trợ Đại Học Quốc Gia Thành phố Hồ Chí Minh theo mã số B2015-20-02 TÀI LIỆU THAM KHẢO Jim Beneke, Designing High Pixel - Rate Video Systems with Xilinx FPGAs, 2012, Avnet Inc Cecile Belleudy et al, “Fall Detection Application on an ARM and FPGA Heterogeneous Computing Platform”, IJAREEIE, vol.3, issue 8, August 2014 Louise H Crockett Ross A Elliot, Martin A Enderwitz and Robert W Stewart, The Zynq Book- Embedded Processing with the ARM® Cortex®-A9 on the Xilinx® Zynq®-7000 All Programmable SoC, Department of Electronic and Electrical Engineering, University of Strathclyde, Glasgow, Scotland, UK, 2014 Christopher V Dobson, An Architecture Study on a Xilinx Zynq Cluster with Software Defined Radio Applications, Virginia Polytechnic Institute and State University, 2014 Ngày nhận bài: 06/6/2016 PHỤ LỤC: TỪ VIẾT TẮT [1] AXI: Advanced eXtensible Interface [2] FPGA: Field-Programmable Gate Array [3] GUI: Graphical User Interface [4] IP: Intellectual Property core [5] ZVIK: Xilinx Zynq®-7000 All Programmable (AP) SoC Video and Imaging Kit Biên tập xong: 15/01/2017 12 Duyệt đăng: 20/01/2017 ... vật thể Cụ thể, lọc thông thấp dùng để giảm nhiễu, Hình Kết bảng màu qua xử lý cân trắng Hình Sơ đồ khối phần cứng công cụ ZVIK Nền tảng phần cứng ZVIK Quá trình xử lý ảnh xử lý video công cụ ZVIK... thống Ở ứng dụng trên, video đầu vào phát từ PC truyền qua cổng HDMI tới ZVIK, sau xử lý kết lên hình Để áp dụng ứng dụng vào thực tiến, hệ thống phát triển lên cách thay đầu vào hình ảnh từ camera... hình ảnh/ video cải thiện lên nhiều lần Trong tương lai, ZVIK sử dụng nhiều ứng dụng xử lý video thời gian thực khác Cụ thể ứng Hình 11 Giao diện hiển thị kết ứng dụng nhận dạng chuyển động Ngõ vào