Thiết kế máy phát thanh tần số HF ứng dụng công nghệ SDR trên nền tảng FPGA

Thiết kế máy phát thanh tần số HF ứng dụng công nghệ SDR trên nền tảng FPGA

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI VIỆN ĐIỆN TỬ - VIỄN THÔNG BÁO CÁO THỰC TẬP TỐT NGHIỆP Thiết kế máy phát tần số HF ứng dụng công nghệ SDR tảng FPGA Giảng viên hướng dẫn : PGS Ts Đỗ Trọng Tuấn Tháng - 2017 MỤC LỤC 2 I GIỚI THIỆU Nội dung thực tập Trong tập tốt nghiệp, chúng em thực mô hình máy phát quảng bá tần số HF, thiết kế mô hình SDR Máy phát sau triển khai thực tế Kit DE2-70 kiểm nghiệm với máy thu thương mại Mục tiêu Mục tiêu tập thiết kế máy phát có thông số: - Dải tần hoạt động: 0.5-30MHz Phương thức điều chế: AM, FM Mô hình thiết kế: Software Defined Radio triển khai Kit DE2-70 Terasic sản xuất II LÝ THUYẾT 2.1 Điều chế giải điều chế  Định nghĩa: - Điều chế trình biến đổi thông số sóng mang cao tần (biên độ, tần số pha) tỷ lệ với tín hiệu điều chế băng gốc (BB-Base Band)  Mục đích điều chế: - Đối với anten, xạ lượng tín hiệu cao tần có hiệu bước sóng (tương ứng tần số) bậc với kích thước vật lí anten - Tín hiệu cao tần bị suy hao truyền không gian - Mỗi dịch vụ vô tuyến có băng tần(kênh) riêng biệt Quá trình điều chế giúp chuyển phổ tín hiệu băng gốc lên băng tần thích hợp  Điều kiện điều chế: - Tần số sóng mang cao tần , tần số cực đại tín hiệu điều chế BB - Thông số sóng mang cao tần (biên độ, tần số, pha) biến đổi tỉ lệ với biên độ tín hiệu điều chế BB mà không phụ thuộc vào tần số - Biên độ sóng mang cao tần lớn biên độ tín hiệu điều chế BB: 4 - 2.2 Điều chế biên độ AM Điều chế biên độ Amplitude Modulation (AM) hay gọi điều biên kỹ thuật sử dụng điện tử viễn thông, phổ biến dùng để truyền thông tin qua sóng mang vô tuyến Kỹ thuật thay đổi biên độ tín hiệu sóng mang theo biên độ tín hiệu thông tin cần gửi đi, hay nói cách khác điều chế sóng mang biên độ theo tín hiệu mang tin Hình1:Đường bao cao tần AM lặp lại dạng tín hiệu điều chế 2.2.1 Phương trình điều chế hệ số điều chế Tín hiệu sóng mang thường tín hiệu sin có tần số cao Tín hiệu AM có dạng: Xét trường hợp m(t) tín hiệu sin đơn tần: m(t) = = : Hệ số điều chế (chỉ số điều chế) Để điều chế không méo Trong trường hợp m(t) tổng tín hiệu sin đơn tần: m(t) = + + + mA = với ; i=1,2,3, Trong trường hợp tổng quát: 2.2.2 Phổ tín hiệu AM Ta có: 5 Trong đó: m(t) M() Xét trường hợp m(t) tín hiệu sin đơn tần: m(t) = + Hình2:Phổ tín hiệu AM với tín hiệu điều chế sin đơn tần Hình3:Phổ tín hiệu AM với tín hiệu phức hợp a.Tín hiệu điều chế b.Tín hiệu AM c.Mật độ phổ biên tín hiệu điều chếd.Mật độ phổ AM phía 2.2.4 Công suất tín hiệu AM Tín hiệu AM sau điều chế đưa qua điện trở Công suất rơi điện trở gọi công suất chuẩn: Trong đó: công suất sóng mang; công suất tín hiệu điều chế Khi cho qua điện trở R: Nếu tín hiệu điện áp thì: Nếu tín hiệu dòng điện thì: 6 Hiệu suất điều chế: Bằng công suất có ích (công suất mang tin tức) chia cho công suất toàn tín hiệu AM 2.3 Nền tảng phát triển 2.3.1 Kit DE2-70 Hình4:Kit DE2-70 Mạch thí nghiệm Terasic DE2-70 mạch kit FPGA xây dựng tảng FPGA Altera phiên Cyclone Mạch sử dụng nhiều thí nghiệm giáo dục Mạch DE2-70 có chip FPGA với 70000 phần tử logic, đủ lớn cho hầu hết mục đích thí nghiệm Ngoài mạch có nhiều ngoại vi phục vụ xử lý âm thanh, hình ảnh, mạng… cho phép triển khai nhiều toán mà không cần thêm ngoại vi gắn ADC Trong hệ thống em sử dụng ADC ADS830 (Texas Instruments) Một vài thông số chính: - Nguồn cấp: 5V Dải động: 65dB Tỉ số tín hiệu/nhiễu: 49.5dB Độ rộng bus liệu: 8bit Giao tiếp: song song Tốc độ lấy mẫu: 60MSPS Để giao tiếp với ADC này, ta đọc liệu từ chân liệu (D7- D0) bit có trọng số cao D7 Nhìn biểu đồ thời gian ta thấy: liệu đưa chân liệu chậm clock so với điện áp thực DAC Trong hệ thống này, DAC sử dụng DAC902E Một số thông số chính: - Nguồn cấp: 5V Dải động: 50-80dB phụ thuộc tần số Độ rộng bus liệu: 12bit Tốc độ lấy mẫu: lên tới 200MSPS Audio codec CODEC điều khiển ngoại vi âm máy Trong đề tài chúng em sử dụng chip codec WM8731, chip gắn sẵn kit, encoder WM8731 có thông số chính: - Tần số lấy mẫu 8ksps – 96ksps - Chỉnh âm lượng trái phải, âm lượng tổng đầu đầu vào - Độ phân giải ADC DAC 24bit - Để giao tiếp với chip, ta dùng I2C/SPI để cấu hình cặp chân sau để giao tiếp - Biểu đồ thời gian khung truyền mô tả sau - Biểu đồ thời gian (trang 16 datasheet) Mỗi lần có sườn lên chân BCLK, bit dịch vào chân DACDAT bit dịch chân ADCDAT Khung truyền liệu 2.3.2 Công cụ lập trình Quatus II Trong phạm vi đề tài chúng em sử dụng phần mềm Quatus II Altera phát hành để lập trình mô tả phần cứng, VHDL Verilog HDL hai ngôn ngữ dùng Hình4:Phần mềm Quatus II 10 10 III THIẾT KẾ 3.1 Yêu cầu chức Chức    Thu âm qua microphone Điều chế AM Phát DAC cao tần Các thông số kĩ thuật    Tần số lấy mẫu tín hiệu âm thanh: 48khz Tần số sóng mang: – 30Mhz Tần số lấy mẫu sóng mang: 50Mhz 3.2 Thiết kế phần mềm Quatus II Sơ đồ khối tổng quát Hình5:Sơ đồ khối tổng quát Sơ đồ khối hình gồm hai khối chính:  AudioControl: Là khối điều khiển Audio CODEC Kit DE đồng thời khối tạo liệu điều khiển  AudioModulation: Là khối nhận liệu âm từ ADC Audio CODEC điều chế Các đầu vào đầu ra:    11 Input từ Kit DE: Clock_50, Clock_28, SW, KEY Dữ liệu âm đầu vào: AUD_ADCDAT Dữ liệu điều khiển: I2C, AUD_BCLK, AUD_LRCK 11 3.2.1 Khối điều khiển AudioControl Hình6:Sơ đồ khối AudioControl Sơ đồ hình gồm khối chính:     Audio_clock: khối tạo clock điều khiển đọc liệu âm I2C_AV_config: khối điều khiển Audio CODEC Reset_Delay: khối tạo tín hiệu Reset VGA_Audio_PLL: khối tạo clock 18.4Mhz dùng cho Audio_clock 3.2.2 Khối điều chế AudioModulation Điều chế AM Ta biết để điều chế biên độ, tín hiệu cần điều chế nhân với sóng mang Để thực FPGA, ta có sơ đồ khối cụ thể sau: Hình7:Sơ đồ khối AudioModulation Sơ đồ hình gồm khối: 12 12    13 adcReader: Đóng gói liệu âm từ ADC CODEC thành mẫu 16bit counter + sin_table: Khối tạo sóng mang cho điều chế AM Multiply: Bộ nhân sóng mang tín hiệu để đưa DAC cao tần 13 IV THỰC THI TRÊN KIT DE2 Các thiết bị sử dụng:        Kit DE2-70 Microphone DAC cao tần DAC902E Mạch khuếch đại Loa Đài bắt sóng AM Ăng ten phát Bên phát: Hình8:Lắp đặt kit DE2-70 14 14 Hình9:Khối DAC cao tần 15 15 Hình10:Dữ liệu đầu vào âm lấy từ LineIn(hoặc MicIn) Hình11: Mạch khuếch đại Bên thu: 16 16 Hình12:Đài thu AM Quá trình thực hiện: 17 17 Như hình ta thấy mô hình thử nghiệm: - Nguồn âm lấy từ máy tính bàn Âm truyển tới FPGA qua dây cáp audio 3.5mm Anten lắp vào module DAC module có sẵn khuếch đại thuật toán để khuếch đại công suất cao tần Đài AM nối anten tạm để cách 20cm Tần số thử nghiệm đặt cho phù hợp với dải đài AM Kết Đài AM thu âm phát từ máy phát 18 18 Kết luận Trong trình thực tập chúng em hoàn thiện phần điều khiển khối Audio CODEC điều chế AM, thời gian chúng em bước vào phần điều chế FM, SSB giải điều chế 19 19 ... hình máy phát quảng bá tần số HF, thiết kế mô hình SDR Máy phát sau triển khai thực tế Kit DE2-70 kiểm nghiệm với máy thu thương mại Mục tiêu Mục tiêu tập thiết kế máy phát có thông số: - Dải tần. .. III THIẾT KẾ 3.1 Yêu cầu chức Chức    Thu âm qua microphone Điều chế AM Phát DAC cao tần Các thông số kĩ thuật    Tần số lấy mẫu tín hiệu âm thanh: 48khz Tần số sóng mang: – 30Mhz Tần số. .. sóng mang cao tần , tần số cực đại tín hiệu điều chế BB - Thông số sóng mang cao tần (biên độ, tần số, pha) biến đổi tỉ lệ với biên độ tín hiệu điều chế BB mà không phụ thuộc vào tần số - Biên độ