Bài giảng Thiết kế logic số: Lecture 4.4 - TS. Hoàng Văn Phúc

Bài giảng Thiết kế logic số: Lecture 4.4 cung cấp cho người học các kiến thức: Giải mã địa chỉ cho bộ nhớ, First In First Out, khối thiết kế UART, giao thức UART. Mời các bạn cùng tham khảo.

Thiết kế logic số (Digital logic design) Chương 4: Thiết kế mạch số thơng dụng TS Hồng Văn Phúc Bộ môn KT Xung, số, Vi xử lý https://sites.google.com/site/phucvlsi/teaching 4/2017 Mục đích, nội dung Nội dung: Thiết kế khối nhớ Thời lượng: tiết giảng Yêu cầu: Sinh viên có chuẩn bị sơ trước nội dụng học ROM CLK Mảng nhớ CS ADDRESS ADDR_deco der MxN-bit OE DATA_OUT RAM Mảng nhớ Thành phần gây trễ chủ yếu ? Decoder Giải mã địa cho nhớ Nhiệm vụ: trỏ địa ô nhớ cần truy cập Đặc điểm: Tốc độ tỷ lệ nghịch với dung lượng Decoder cấu trúc RAM 1D kích thước 8*8 = 64 ADDR DECODER M*N Giải mã địa cho nhớ (tiếp) Decoder RAM 2D kích thước 8*8? ADDR DECODER N-1 N N+1 2N-1 (M-1)*N (M-1)*N+1 M*N-1 ADDR DECODER First In First Out (FIFO) Ứng dụng - Khối đệm truyền nhận - Đồng hóa miền làm việc với clock khác Ưu điểm so với RAM thông thường: - Đơn giản sử dụng (khơng có cổng địa chỉ) Nhược điểm: - Khó thiết kế - Khơng truy cập liệu ngẫu nhiên FIFO (Based on Dual Port RAM) WRITE WP FIFO_READ (RP counter) RP CHANEL A MxN-bit FIFO_WRITE (WP counter) Dual-port RAM DATA_IN READ DATA_OUT CHANEL B FIFO_STATE (DataCNT) FIFO_EMPTY FIFO_FULL FIFO OPERATON Reset: RP = 0, WP = 0, dataCNT = WRITE: RP = RP, WP = WP + 1, dataCNT = dataCNT + FIFO OPERATON READ: RP = RP+1, WP = WP, dataCNT = dataCNT -1 10 FIFO OPERATON READ, WRITE: RP = RP+1, WP = WP +1, dataCNT = dataCNT 11 FIFO OPERATON READ: RP = RP+1, WP = WP dataCNT = dataCNT - 12 LIFO – Last In First Out (LIFO) Ứng dụng - Stack memory TOP POINTER 13 FSM-UART Giao thức UART IDLE START DATA PARITY STOP IDLE RX Tbraud Bit counter x 0 SAMPLE ONE BIT RECEIVING RX Sample counter 13 14 15 10 11 12 13 14 15 14 FSM-UART (simple) Mạch dãy = FSM IDLE CNT16 = and RX = CNT_BIT = RX = 0, Rx_Reg = RECEIVE DATA START FRAME DETECTOR CNT16 = and RX = 15 UART structure Khối thiết kế UART SAMPLE COUNTER (CNT) CLK CLOCK DIVIDER BIT COUNTER (CNT_BIT) CLK16 CNT RESET ENABLE CNT_BIT RESET ENABLE RESET FSM (FINITE STATE MACHINE) RX_REG RX_REG Rx RECEIVE_REG DATA REG SHIFT_ENABLE LOAD LEDs 16 ... DECODER N-1 N N+1 2N-1 (M-1)*N (M-1)*N+1 M*N-1 ADDR DECODER First In First Out (FIFO) Ứng dụng - Khối đệm truyền nhận - Đồng hóa miền làm việc với clock khác Ưu điểm so với RAM thông thường: - Đơn... chỉ) Nhược điểm: - Khó thiết kế - Khơng truy cập liệu ngẫu nhiên FIFO (Based on Dual Port RAM) WRITE WP FIFO_READ (RP counter) RP CHANEL A MxN-bit FIFO_WRITE (WP counter) Dual-port RAM DATA_IN...Mục đích, nội dung Nội dung: Thiết kế khối nhớ Thời lượng: tiết giảng Yêu cầu: Sinh viên có chuẩn bị sơ trước nội dụng học ROM CLK Mảng nhớ CS ADDRESS ADDR_deco der MxN-bit OE DATA_OUT RAM Mảng