Phân tích tiêu thụ điện năng của thiết bị mật mã

Đã có nhiều bài báo về vấn đề này nhưng các nghiên cứu không bắt đầu từ nền tảng lý thuyết mà DPA dựa vào nên người đọc nhiều khi bối rối. Bài báo này lý giải những cơ sở lý thuyết đó, có minh họa bằng thực nghiệm và cuối cùng là mô tả một tấn công DPA lên AES-128. Mời các bạn tham khảo!

Nghiờn cu khoa hc cụng ngh PHâN TíCH TIêU thụ đIệN NăNG THIếT Bị MậT Mã NGUYN HNG QUANG Tóm tắt: Tiêu thụ điện thiết bị mật mã kèm theo nhiều thông tin hoạt động liệu xử lý Tấn công cách phân tích điện tiêu thụ nhằm trích xuất khóa mã thuật toán mật mã chủ đề sơi động Đã có nhiều báo vấn đề nghiên cứu không tảng lý thuyết mà DPA dựa vào nên người đọc nhiều bối rối Bài báo lý giải sở lý thuyết đó, có minh họa thực nghiệm cuối mô tả cơng DPA lên AES-128 Từ khóa: Phân tích lượng vi sai, Tấn cơng phân tích lượng, Tấn công side-channel, DPA GIỚI THIỆU Tiêu thụ điện EPC (electrical power consumption) mạch điện phụ thuộc vào liệu mạch xử lý, cung cấp nhiều thông tin hoạt động thông số mạch[2] Đối với thiết bị mật mã, EPC mang theo thông tin hoạt động hay thông số thuật tốn mật mã Tấn cơng cách đo phân tích EPC coi cơng khơng cần chi phí lớn đặc biệt hiệu [9] Người công sử dụng biến động tiêu thụ điện EPC hay phát xạ RF thiết bị để tìm khóa thuật tốn mật mã [1] Năm 1999, Kocher cộng lần thơng báo khóa mã smartcard tìm thấy theo phương pháp [20] Kể từ báo Kocher sau mơ hình hóa [18], có nhiều nghiên cứu vấn đề ngày trở thành lĩnh vực nghiên cứu sôi động Kris Tiri đồng nghiệp [12] tun bố tìm khóa vi xử lý thực AES-128 công DPA thời gian ba phút;Eric Brier nghiên cứu phương pháp công dựa theo hệ số tương quan CPA mẫu EPC thu với khoảng cách Hamming liệu[14].Daisuke Suzuki nghiên cứu mơ hình rò rỉcủa mạch CMOS phục vụ công DPA[11].Benedikt Gierlichs nghiên cứu mối quan hệ DPA dựa theo giải pháp thống kê DPA dựa theo mẫu [10].Larry Thomas McDaniel III nghiên cứu công DPA lên hệ thống mật mã sử dụng FPGA [16].Marc Joye nghiên cứu công DPA bậc hai [13].Huiyun Li đồng nghiệp nghiên cứu đánh giá an tồn khơng xâm phạm vật lý [6].William Hnath đưa nghiên cứu cơng phân tích EPC vào trường đại học [7] Télécom ParisTech AIST tổ chức thi công DPA [5], gồm bốn thi, v1 khởi đầu thời gian CHES’08, v2 từ 2009, v3 thời gian COSADE’11, v4 từ 2013 tiếp diễn Năm 2014 Ban nghiên cứu mật mã công ty Rambus, nhà mật mã học tiếng Paul Kocher sáng lập, giới thiệu họ nhân mật mã có khả kháng lại DPA cho phép tích hợp vào SoC [1] Ngồi ra, nhiều nghiên cứu khác liên quan đến EPC [3], [4],[8]… Tấn cơng phân tích EPC gồm hai loại SPA DPA [2] Trong công SPA, người công khai thác mối quan hệ lệnh thực hình dáng vết EPC Việc phân tích thực trục thời gian DPA khai thác mối quan hệ Tạp chí Nghiên cứu KH&CN quân sự, Số 34, 12 - 2014 87 Kỹ thuật điện tử & Khoa học máy tính liệu xử lý EPC SPA đòi hỏi phải biết cấu trúc thiết bị trình tự thực thuật tốn mật mã DPA cần biết thiết bị sử dụng thuật tốn đủ Phân tích DPA dựa vào số lượng lớn phép đo dùng thống kê để lọc bỏ nhiễu, SPA dựa vào số lượng nhỏ vết tiêu thụ điện nên đòi hỏi phép đo [4] Phân tích DPA cho kết khóa, phân tích SPA cho suy đốn hoạt động thuật tốn [9] Do tính hiệu mà DPA nhiều người nghiên cứu, nhiên, nghiên cứu thường chấp nhận phương pháp công Paul Kocher giới thiệu mà thiếu tìm hiểu sâu sở lý thuyết cơng Mục đích báo lý giải sở lý thuyết mà DPA dựa vào, kèm theo thực nghiệm minh họa Tiếp theo, mô tả bước cơng DPA lên thuật tốn thuật toán AES CƠ SỞ LÝ THUYẾT EPC mạch điện phụ thuộc vào liệu xử lý [2] Trong trường hợp thuật tốn mật mã liệu rõ liệu khóa Ta có quan hệ = ( , ), đó, P phụ thuộc vào rõ C khóa K P, C kiện biết, suy tìm K Đây sở công phân tích EPC Để thấy EPC phụ thuộc vào liệu xử lý nào, cần sâu vào kỹ thuật điện tử Bài báo tập trung vào cơng nghệ CMOS điện tử đại đa phần sử dụng công nghệ Đặc điểm CMOS chế độ tĩnh khơng tiêu thụ điện mà có chế độ động tức có chuyển trạng thái [15] EPC tổng cộng mạch CMOS tổng tiêu thụ EPC logic phần tử tạo thành mạch đó, đó, EPC tổng phụ thuộc vào số lượng phần tử logic, đường nối chúng cấu trúc phần tử Các phần tử CMOS làm việc theo tín hiệu vào tiêu thụ điện từ nguồn Gọi dòng tổng tức thời ( ), EPC tức thời ( ), EPC trung bình mạch điện thời gian T tính theo công thức (1)[15]: ( ) = ( ) (1) Do CMOS xây dựng dựa mạch bù [15] với phần tử kéo lên kéo xuống nên ta sử dụng mạch đảo, mạch phổ biến, để phân tích mạch tiêu thụ điện Về chất EPC mạch đảo gồm hai phần: phần tĩnh , EPC phần tử không hoạt động,và phần động , EPC phần tử chuyển mạch tín hiệu gây EPC tĩnh Cấu trúc bù phần tử CMOS khiến transistor không dẫn điện đồng thời Trong hình 1, đầu vào a có mức logic P1 dẫn N1 ngắt, ngược lại a ‘1’ P1 ngắt N1 dẫn Trong hai trường hợp thơng mạch trực tiếp từ đến GND, có dòng rò nhỏ cỡ 10 = [15][15] chảy qua transistor cắt dòng, đó, EPC tĩnh = nhỏ 88 Nguyễn Hồng Quang, “Phân tích tiêu thụ điện thiết bị mật mã” Nghiên cứu khoa học cơng nghệ Hình Mạch đảo CMOS kiểu bù EPC động Tại thời điểm chuyển mạch, tín hiệu đảo CMOS thực bốn chuyển mạch (Bảng 1) hai trường hợp   1, mạch đảo tiêu thụ điện tĩnh, hai trường hợp lại, mạch tiêu thụ điện động Rõ ràng , ≫ » Lý khiến EPC động lớn dòng điện cần để nạp cho dòng ngắn mạch khoảng thời gian phần tử chuyển mạch Bảng EPC trạng thái chuyển mạch mạch đảo CMOS Chuyển mạch EPC Loại EPC tĩnh 00 tĩnh + động 01 tĩnh + động 10 tĩnh 11 Dòng nạp Khi chuyển mạch, CMOS tiêu thụ dòng từ nguồn ni để nạp cho tụ tải gồm tụ tụ Tụ tụ mạch CMOS Tụ tụ đường mạch nối đến phần tử tụ vào chúng Độ lớn phụ thuộc nhiều vào tính chất vật lý cơng nghệ chế tạo CMOS, vào chiều dài dây nối đến phần tử vào số lượng phần tử Thường khoảng 10 Farad đến 10 Farad [15] Hình 1cho thấy nạp qua PMOS transistor P1 Việc nạp xảy đầu vào a chuyển từ  gây chuyển  q đầu Khi nạp tiêu thụ dòng từ nguồn ni Khi a chuyển từ lên 1, q thay đổi từ xuống gây phóng qua NMOS transistor N1 Khi khơng có tiêu thụ điện từ nguồn EPC cần thiết để nạp khoảng thời gian T tính theo (2)[15], ( ) điện nạp tức thời, f tần số clock, a hệ số hoạt động phần tử Hệ số tương đương với trung bình số lần chuyển  đầu phần tử chu kỳ clock (2) ( ) = a× × × = Dòng ngắn mạch Phần thứ hai EPC động dòng ngắn mạch [15] xảy đảo CMOS thời điểm chuyển mạch (Hình 2), khoảng thời gian ngắn hai transistor Tạp chí Nghiên cứu KH&CN quân sự, Số 34, 12 - 2014 89 Kỹ thuật điện tử & Khoa học máy tính P1 N1 dẫn có chuyển   EPC ngắn mạch trường hợp tính (3) Trong ( ) EPC ngắn mạch tức thời phần tử dòng đỉnh ngắn mạch gây nên, thời gian ngắn mạch tồn = ( ) = a× × × × (3) Hình Các thành phần dòng ngắn mạch phụ thuộc vào hoạt động mạch, nói cách khác phụ thuộc vào a Ta thực nghiệm kiểm chứng điều mạch cụ thể chạy thuật toán mật mã Cho vi xử lý thực AES-128 Gọi d bit MSB byte S-box vòng thứ Thực mã hóa 500 lần cho d = 500 lần d = Lấy trung bình vết EPC ứng với tậpvà vẽ đồ thị Hình Sự khác biệt biểu đồ cho thấy EPC phụ thuộc vào giá trị liệu xử lý Sai lệch nhỏ, khơng phân biệt nhiễu vết EPC phần khác, tăng số lượng mẫu lên thật nhiều, cỡ hàng ngàn, quan sát sai lệch nhờ thống kê tốn học Hình Các vết EPC d = d = Việc chọn điểm công Điểm công phải nơi mạch điện xử lý liệu liên quan rõ khóa Phân tích thuật tốn AES [17] ta thấy điểm công thỏa mãn đầu S-box Gọi , giá trị trung gian sau phép SubBytes vòng thứ nhất, i số lần lấy mẫu, n thứ tự byte giá trị trung gian ( Ỵ{0, … ,15}); byte thứ n khóa vòng đầu tiên; , byte thứ n củabản rõ thứ i Ta có quan hệ , = ( , Å ) Trong quan hệ này, , biết, khóa cần tìm S SubBytes AES , giá trị trung gian phụ 90 Nguyễn Hồng Quang, “Phân tích tiêu thụ điện thiết bị mật mã” Nghiên cứu khoa học công nghệ thuộc vào Các biến có giá trị byte có 256 giá trị nên thử với giá trị giả thiết Với giả thiết , ta tính giá trị , Mỗi lần mã hóa sử dụng bit MSB , để chia vết EPC thu vào tập tương ứng với giá trị hay Sau tính giá trị trung bình tập trừ chúng cho Trường hợp đúng, hiệu số có giá trị biểu đồ vi sai xuất gai nhọn Gai rõ số lượng mẫu i tăng Trường hợp sai , khơng liên quan đến liệu xử lý biểu đồ khơng có gai nhọn Sau tìm byte khóa đầu tiên, cách tương tự tìm byte khóa lại 16 byte khóa Q TRÌNH TẤN CƠNG DPA Gọi T tập vết EPC được, vết thứ i, [ ] trích mẫu EPC thời điểm thứ j vết ; C tập rõ ngẫu nhiên, rõ thứ i tương ứng với vết Ta thiết lập hàm lựa chọn ( , )[2][2] với đầu vào khóa giả thiết Vi sai ∆ điểm j khóa giả thiết bằng: ∆ [ ]= ∑ ∑ ( , ) [ ] ∑ (1 − ( , )) [ ] − ( , ) ∑ (1 − ( , )) (4) Trước tiên, mã hóa m rõ, = (1000 ÷ 10000) tùy thuộc vào mức độ nhiễu mạch điện Đồng thời ghi lại EPC lần mã hóa khoảng thời gian ứng với hoạt động SubByte vòng thứ Tính hàm lựa chọn với byte rõ C state 256 giả thiết khóa Phân vết EPC thành hai tập ứng với kết hàm lựa chọn Tính trung bình EPC hai tập đó, trừ hai giá trị cho vẽ biểu đồ vi sai Xét kết 256 biểu đồ, biểu đồ có gai nhọn rõ rệt cho kết khóa Hình biểu diễn đồ thị ứng với khóa giả thiết = 118, 119và 120 Có thể thấy có đỉnh nhọn phân biệt biểu đồ vi sai khóa k = 119, byte khóa cần tìm Sau tìm byte khóa đầu tiên, lặp lại bước để tìm 15 byte khóa lại Hình Biểu đồ vi sai ứng với ba khóa giả thiết 118, 119 120 KẾT LUẬN Bài báo làm sáng tỏ công DPA nghiên cứu sâu, sở lý thuyết lẫn thực nghiệm DPA thuộc loại thụ động, không xâm phạm, không cần biết cấu trúc thiết bị cách thực thuật tốn [19], tách tín hiệu có ích nhiễu cách tăng số lần lấy mẫu đủ lớn, không cần thiết bị phân Tạp chí Nghiên cứu KH&CN quân sự, Số 34, 12 - 2014 91 Kỹ thuật điện tử & Khoa học máy tính tích đắt tiền Điều kiện cần thiết cho công loại người cơng phải có thiết bị cần cơng biết thuật toán mật mã sử dụng Các kiến thức cần thiết điện tử, thống kê toán học tin học Khi hiểu rõ chế cơng việc cần nghiên cứu chống công Như kết ra, gây nhiễu để che vết EPC phần mạch điện xử lý kết trung gian, cách tăng số lần lấy mẫu đủ lớn kết hợp thống kê toán học khử nhiễu tách khóa Bởi nhiệm vụ chống DPA tìm cách che dấu kết trung gian, phá vỡ mối liên quan giá trị trung gian với EPC, chế phát nhiễu phải đồng với trình xử lý kết trung gian TÀI LIỆU THAM KHẢO [1] http://www.cryptography.com/newsevents/press_releases/2014/09/30/rambuscryptography-research-division-launches-suite-of-dpa-resistant-cores-addressingthe-continuin.html [2] P Kocher, J Jaffe, B Jun, Introduction to differential power analysis, J Cryptogr Eng 2011 [3] Dr Sergei Skorobogatov, “Side-channel attacks: new directions and horizons”, Design and Security of Cryptographic Algorithms and Devices (ECRYPT II), 2011 [4] E Steinkasserer, “Comparison of Classical Power Analysis Attacks and a Stochastic Approach for Differential Side-Channel Cryptanalysis”, thesis, Technische Universitọt München, 2011 [5] http://www.dpacontest.org/home/ [6] Huiyun Li, Keke Wu, Fengqi Yu, Hai Yuan Evaluation Metrics of Physical Noninvasive Security.Security and Privacy of Pervasive Systems and Smart Devices, 2010 [7] W Hnath, J Pettengill, Differential Power Analysis Side-Channel Attacks in Cryptography, Worcester Polytechnic Institute 2010 [8] F Amiel, K Villegas, Passive and Active Combined Attacks – Combining Fault Attacks and Side Channel Analysis, Workshop on Fault Diagnosis and Tolerance in Cryptography, 2007 [9] Stefan Mangard, Elisabeth Oswald, Thomas Popp, Power Analysis Attacks Revealing the Secrets of Smart Cards, Springer Science+Business Media, LLC, 2007 [10] Benedikt Gierlichs, Kerstin Lemke-Rust, Christof Paar Templates vs Stochastic Methods, Cryptographic Hardware and Embedded Systems - CHES 2006 [11] D Suzuki, DPA Leakage Models for CMOS Logic Circuits, CHES ’05, SpringerVerlag, 2005 [12] K Tiri at al, A Side-Channel Leakage Free Coprocessor IC in 0.18m CMOS for Embedded AES-based Cryptographic and Biometric Processing, DAC, June 2005 [13] Marc Joye, Pascal Paillier, Berry Schoenmakers, On Second-Order Differential Power Analysis, Cryptographic Hardware and Embedded Systems (CHES), Springer-Verlag, 2005, 92 Nguyễn Hồng Quang, “Phân tích tiêu thụ điện thiết bị mật mã” Nghiên cứu khoa học công nghệ [14] E Brier, C Clavier F Olivier Correlation Power Analysis with a Leakage Model, Cryptographic Hardware and Embedded Systems - CHES 2004: 6th International Workshop 2004 [15] Jaume Secura, Charles F Hawkins, CMOS Electronics, John Wiley & Sons, Inc., 2004 [16] L McDaniel III, An Investigation of Differential Power Analysis Attacks on FPGA-based Encryption Systems, Blacksburg, Virginia, 2003 [17] NIST FIPS-197: Advanced Encryption Standard, November 2001 [18] T Messerges, E Dabbish, R Sloan Investigation of power analysis attacks on smartcards In Usenix Workshop on Smartcard Technology 1999 [19] L Goubin, J Patarin, DES and Differential Power Analysis, CHES’99, SpringerVerlag, 1999 [20] Paul C Kocher, J Jaffe, Benjamin Jun Differential Power Analysis, CRYPTO '99, 1999 ABSTRACT POWER COMSUMPTION ANALYSES FOR CRYTOGRAPHIC DEVICE Electrical power comsumption of cryptographic devices contains information about the operations being performed and the data being processed So attack by analysing the electrical power comsumption to derive secret key from crypto algorithms is currently taken a great interest There are a lot of papers in this topic, however they haven’t shown base theories which DPA stems from therefore it is really difficult to understand it for many readers This paper tries to comprehend the theories, with illustrating by experiment and in the final, describes steps of DPA to the AES-128 Key words: Differential Power Analysis, Oower analysis attacks, Side-channel attacks, DPA Nhận ngày 13 tháng 09 năm 2014 Hoàn thiện ngày 24 tháng 10 năm 2014 Chấp nhận đăng ngày 05 tháng 12 năm 2014 Địa : Học viện Kỹ thuật Mật mã - Ban Cơ Yếu Chính phủ Tạp chí Nghiên cứu KH&CN quân sự, Số 34, 12 - 2014 93 ... thứ n củabản rõ thứ i Ta có quan hệ , = ( , Å ) Trong quan hệ này, , biết, khóa cần tìm S SubBytes AES , giá trị trung gian phụ 90 Nguyễn Hồng Quang, Phân tích tiêu thụ điện thiết bị mật mã Nghiên... [15][15] chảy qua transistor cắt dòng, đó, EPC tĩnh = nhỏ 88 Nguyễn Hồng Quang, Phân tích tiêu thụ điện thiết bị mật mã Nghiên cứu khoa học cơng nghệ Hình Mạch đảo CMOS kiểu bù EPC động Tại thời...Kỹ thuật điện tử & Khoa học máy tính liệu xử lý EPC SPA đòi hỏi phải biết cấu trúc thiết bị trình tự thực thuật toán mật mã DPA cần biết thiết bị sử dụng thuật tốn đủ Phân tích DPA dựa vào