Trong bài viết này sẽ trình bày vấn đề sử dụng mạng chuyển vị-thay thế điều khiển được (CSPN) dựa trên lớp phần tử điều khiển được (CE) F2/2 để xây dựng các thuật toán mật mã khối hiệu năng cao khi cài đặt trên FPGA. Dựa trên CE F2/2 để xây dựng một họ thuật toán mật mã khối tốc độ cao mới (TMN64 và TMN128).
Nghiên cứu khoa học cơng nghệ MỘT SỐ THUẬT TỐN MẬT MÃ KHỐI HIỆU NĂNG CAO CHO CÁC THIẾT BỊ TRUYỀN THÔNG KHÔNG DÂY Phạm Mạnh Tuấn*1, Đinh Phượng Trung2 Tóm tắt: Trong báo trình bày vấn đề sử dụng mạng chuyển vị-thay điều khiển (CSPN) dựa lớp phần tử điều khiển (CE) F2/2 để xây dựng thuật toán mật mã khối hiệu cao cài đặt FPGA Dựa CE F2/2 để xây dựng họ thuật toán mật mã khối tốc độ cao (TMN64 TMN128) Việc đánh giá độ an tồn thuật tốn TMN theo tiêu chuẩn NESSIE thám mã vi sai rằng, thuật toán đề xuất đảm bảo đủ an toàn Các kết tổng hợp phần cứng (FPGA) chứng minh TMN thuật tốn hiệu dành cho thiết bị khơng dây Từ khóa: Mật mã khối; Tích hợp FPGA; Nguyên thủy mật mã; Thiết bị không dây ĐẶT VẤN ĐỀ Hiện tại, lớp bảo mật công nghệ khơng dây sử dụng thuật tốn mật mã mà chứng minh chưa hồn toàn phù hợp với giải pháp phần cứng đặc biệt cho thiết bị khơng dây hầu hết thuật toán mật mã sử dụng nhiều biến đổi số học đại số phức tạp không thích hợp cho giải pháp phần cứng [1] Đó nguyên nhân giải pháp mật mã tích hợp thường chiếm nhiều tài nguyên hệ thống Vì vậy, nhiều trường hợp ứng dụng phần mềm phát triển để hỗ trợ giải pháp mã hố Nhưng giải pháp phần mềm khơng thể phù hợp cho ứng dụng thiết bị không dây ứng dụng thiết bị thường yêu cầu có tốc độ hiệu đặc thù [1, 2].Do đó, việc phát triển thuật tốn mật mã theo yêu cầu đảm bảo tốc độ có hiệu tích hợp cao, phù hợp triển khai phần cứng, đáp ứng nhu cầu thay khóa phiên thường xuyên, đảm bảo độ an toàn nhằm đáp ứng yêu cầu ngày cao ứng dụng cần thiết Đối với thuật toán mật mã dựa mạng chuyển vị - thay điều khiển (CSPN) xây dựng dựa lớp phần tử điều khiển (controlled elements – CEs) – P2/1, F2/1 F2/2 [1, 2] Với ưu điểm CEF2/2[1, 3, 5,6], chúng cho phép xây dựng thuật tốn mật mã có độ an tồn hiệu tích hợp cao so với thuật tốn dựa DDP [1,4] Bởi tất thuật tốn mật mã dựa DDO cơng bố [1, 2], chúng hướng tới thực môi trường có tài nguyên hạn chế mạng tốc độ cao, vậy, tất thuật tốn sử dụng lược đồ khóa đơn giản Dựa lớp CE F2/2, báo trình bày kết xây dựng họ thuật toán mật mã khối tốc độ cao TMN (bao gồm thuật toán TMN64 TMN128) Các chứng minh, đánh giá độ an tồn hiệu thuật tốn phát triển trình bày tổng hợp báo Các kết đánh giá nhận rằng, họ thuật tốn hồn tồn sử dụng thực tiễn để ứng dụng thiết bị truyền thơng khơng dây Họ thuật tốn phát triển với cấu trúc hoàn toàn tương tự sử dụng ưu nhược điểm độ an toàn hiệu thực kích thước khóa liệu lựa chọn khác Với việc lựa chọn kích thước khối liệu xử lý khác (64 128 bit) độ dài khóa bí mật khác (128 256 bit), cho phép chúng ứng dụng thiết bị có cấu hình mơi trường làm việc khác Phần lại báo trình bày sau: phần trình bày tổng quan lớp CE F2/2; Trong phần 3, trình bày kết xây dựng họ thuật toán mật mã khối TMN sử dụng lược đồ khóa đơn giản; Trong phần 4, trình bày kết Tạp chí Nghiên cứu KH&CN quân sự, Số 49, 06 - 2017 85 Kỹ thuật điều khiển & Điện tử đánh giá độ an tồn hiệu tích hợp thuật tốn FPGA; Phần lại báo, mơ tả kết đạt MÔ TẢ LỚP NGUYÊN THỦY MẬT MÃ F2/2 Các phần tử điều khiển F2/2 mơ tả hình x1 v v z x1 S1 x2 z x1 S2 x2 x1 S3 x2 x1 S4 xj x2 (1) y y (1) x2 x2 x1 (2) y (2) y (3) y (3) y (4) y (4) xj yi / vk Pr yi / x j , vk i , j , k ,1 , v k yi y Hình Cấu trúc biểu diễn CEs F2/2 a Mô tả dạng tổng quát; b Hàm logic; c Cặp phép thế; d Đặc trưng vi sai Cấu trúc CE F2/2 biểu diễn theo cách mơ tả hình Trong đó: F2/2 biểu diễn hộp đen (hình 1a); F2/2 biểu diễn cặp hàm Boole (HB) f1, f2 với biến vào, với y1 = f1(x1, x2, v, z); y2 = f2(x1, x2, v, z) (hình 1b); F2/2 biểu diễn dạng cặp phép 2x2(hình 1c), phép có bit vào (x1, x2) Mỗi phép tương ứng với véc tơ điều khiển có giá trị tương ứng là: v = (0,0), (0,1), (1,0), (1,1) Hệ thức biểu diễn quan hệ cách biểu diễn thông qua cặp HB cặp phép mô tả sau: y1= (v ⊕ 1)(z ⊕ 1) y1(1) ⊕z (v ⊕ 1) y1(2) ⊕v (z ⊕1) y1(3) ⊕vzy1(4) (1) y2= (v ⊕ 1)(z ⊕ 1) y2(1) ⊕z (v ⊕ 1) y2(2) ⊕v (z ⊕ 1) y2(3) ⊕vzy2(4) (2) HỌ THUẬT TOÁN MẬT MÃ KHỐI HIỆU NĂNG CAO Trong phần này, đề xuất họ thuật toán mật mã khối mới, chúng xây dựng dựa CEF2/2 Họ thuật toán này, xây dựng theo cấu trúc giống với thiết kế nhánh xử lý liệu bên phải hoàn toàn so với kiến trúc biết Nhờ nguyên tắc xây dựng họ thuật tốn đề xuất có tốc độ xử lý hiệu cao FPGA Họ thuật toán đề xuất, ký hiệu tương ứng là: TMN64 TMN128 3.1 Mơ tả thuật tốn Họ thuật toán TMN (TMN64 TMN128) sử dụng CE kiểu (h, f, e, j) [1] Bộ phần tử biểu diễn phương trình sau: y1 = vzx2 vz vx1 zx1 z x1 x2;y2 = vzx1 vx1 vx2 zx2 zx1 z x2;y3 = y1 y2 = vzx1 vzx2 vz vx2 zx2 x1 Mô tả họ thuật tốn hình 86 P M Tuấn, Đ P Trung, “Một số thuật tốn mật mã… thiết bị truyền thơng khơng dây.” Nghiên cứu khoa học cơng nghệ Hình Sơ đồ tổng qt họ thuật tốn (a); Sơ đồ vòng mã hóa sở TMN64 (b); Sơ đồ vòng mã hóa sở TMN128 (c) Thuật tốn TMN64: Trong nhánh trái thuật toán TMN64 sử dụng hai CSPN F32/192 F−132/192 Ở đây, F32/192 thiết kế dựa CSPN: F32/96 (bao gồm khối F8/24) F−132/96 (bao gồm khối F−18/24 ) (hình 3a), F−132/192 kết nối CSPN: F−132/96 (bao gồm khối F−18/24 khối F8/24) (hình 3b) Hình Các CSPN F32/192(a) F−132/192 (b) Các mạng thiết kế dựa CE F2/2 hình 4a 4b Hình Các CSPN F8/24 (a) F−18/24 (b) Hoán vị I1 thiết kế sau: (1)(2,9)(3,17)(4,25)(5)(6,13)(7,21)(8,29)(10)(11,18)(12,26)(14)(15,22)(16,30)(19)(20,27) (23)(24,31)(28)(32) Nhánh phải thuật toán TMN64 sử dụng CSPN Si thiết kế mơ tả hình Tạp chí Nghiên cứu KH&CN quân sự, Số 49, 06 - 2017 87 Kỹ thuật điều khiển & Điện tử Hình Các CSPN Si(a); Khối Sd(b); Khối S-1d(c) Hoán vị I2 thiết kế sau: (1)(2,5)(3,9)(4,13)(6)(7,10)(8,14)(11)(12,15)(16) Khối toán tử điều khiển P16/8 thiết kế mơ tả hình 6b Hình CE P2/1(a); khối P16/8(b);khối P32/16(c) Trong đó, véc tơ điều khiển Ulo sử dụng bit thấp liệu nhánh để điều khiển khối Sd S-1d Khối mở rộng E thiết kế sau: E(X) = (X, X