NGHIÊN CỨU VỀ NETWORKONCHIP VÀ THỰC HIỆN NETWORKONCHIP TRÊN NỀN FPGA

BỘ GIÁO DỤC VÀ ĐÀO TẠO ĐẠI HỌC ĐÀ NẴNG HUỲNH VIỆT THẮNG NGHIÊN CỨU VỀ NETWORK-ON-CHIP VÀ THỰC HIỆN NETWORK-ON-CHIP TRÊN NỀN FPGA LUẬN VĂN THẠC SĨ KỸ THUẬT Đà Nẵng – Năm 2007 BỘ GIÁO DỤC VÀ ĐÀO TẠO ĐẠI HỌC ĐÀ NẴNG HUỲNH VIỆT THẮNG NGHIÊN CỨU VỀ NETWORK-ON-CHIP VÀ THỰC HIỆN NETWORK-ON-CHIP TRÊN NỀN FPGA Chuyên ngành Mã số : KỸ THUẬT ĐIỆN TỬ : 60.52.70 LUẬN VĂN THẠC SĨ KỸ THUẬT Người hướng dẫn khoa học : TS PHẠM NGỌC NAM Đà Nẵng – Năm 2007 U Tính c p thi t c a tài Ngày nay, v i s gia t ng s l ng transistor có th ch t o m t chip n ã cho phép h th ng m t chíp (System on Chip – SoC) có th th c hi n c B n khía c nh c n quan tâm thi t k chíp bao g m: q trình tính tốn (computation), b nh (memory), I/O q trình truy n thơng (communication) Khi công su t x lý t ng ng d ng t p trung nhi u d li u ngày ph bi n vi c gi i quy t thách th c c a q trình truy n thơng (communication) bên SoC ang c Hai gi i pháp thi t k truy n thông th t h n bao gi h t ng dùng cho SoC s d ng ng dây riêng bi t ho c s d ng bus chung cho toàn h th ng, nhiên gi i pháp b c l h n ch nh linh ho t khó th c hi n nhu c u truy n thông ho c s l iv iý ng tài nguyên gia t ng M ng chip, Network on Chip (NoC), nh s gi i quy t khó kh n b ng cách th c hi n m t m ng truy n thông bao g m micro-router liên k t tài nguyên h th ng NoC cho phép chia s tài nguyên, nâng cao b ng thông, gi m nh n ng l ng tái s d ng l i tài nguyên nh ng u Hi n nay, nghiên c u v NoC ang u, tr ng mv t tr i c a ki n trúc NoC c th c hi n b i nhi u nhóm nghiên i h c, vi n nghiên c u th gi i theo nhi u h n ph m ng d ng NoC h a h n s ng tiêu th , kh a th tr ng khác Các ng vài n m t i Chính y, “Nghiên c u v Network-on-Chip th c hi n th c hi n Network-on-Chip n n FPGA” m t tài m i có tính khoa h c th c ti n cao M c ích nghiên c u c ích c a tài xây d ng c m t ki n trúc NoC c s , ánh giá hi u ng m ng th c hi n thi t k ph n c ng FPGA K t qu n n t ng cho nghiên c u ng d ng ti p theo c a NoC t cc a tài it ng ph m vi nghiên c u § Nghiên c u v ki n trúc NoC § Nghiên c u v công ngh FPGA ngôn ng mô t ph n c ng VHDL § Nghiên c u cơng c h tr cho thi t k FPGA c a hãng Xilinx § Th c nghi m kit phát tri n FPGA c a hãng Xilinx Ph ng pháp nghiên c u § Nghiên c u lý thuy t: phân tích, so sánh gi i pháp xây d ng ki n trúc NoC, t ó l a ch n m t gi i pháp thích h p ti n hành xây d ng s kh i ki n trúc NoC c s § Nghiên c u th c nghi m: o Vi t ch ng trình th c hi n ti n hành mơ ph ng, ánh giá o Th c hi n ph n c ng FPGA ánh giá k t qu Ý ngh a khoa h c th c ti n c a tài § Nghiên c u kh n ng ng d ng c a ki n trúc Network on Chip, nh m m o yêu c u v t c truy n, ph c t p c a m ch k t n i, l ng d li u x lý, công su t tiêu th , gi m giá thành… ây xu h ng phát tri n a b x lý a lõi, a n ng (nh vi x lý c a Intel), ây c ng ng nghiên c u ang r t c quan tâm th gi i § ng d ng FPGA VHDL thi t k s , v i k t qu t cc a tài có th áp d ng m t ph n vào trình gi ng d y cho sinh viên chuyên ngành n T Vi n Thông t i Tr ng i h c Bách Khoa N ng C u trúc c a lu n v n Lu n v n có c u trúc g m ch § Ch ng: ng – T ng Quan: Trong ch ng s gi i thi u khái ni m v Network-on-Chip nghiên c u v Network-on-Chip ã th gi i Ch th c a § Ch ng c ng xác c th c hi n nh m c tiêu, ph m vi nhi m v c tài ng – C S V Network-on-Chip: Trong ch nh ng v n ng s trình bày c n quan tâm xây d ng m t ki n trúc Network-on-Chip bao g m: topology m ng, gi i thu t nh n, c ch u n lu ng mơ hình ki n trúc c b n tiêu bi u c a m t router kênh o (virtual channel router) ây s nh ng c s lý thuy t quan tr ng làm ti n xây d ng ki n trúc BASIC-NoC ch § Ch ng ti p theo ng – Xây D ng BASIC-NoC: Trong ch trình xây d ng m t ki n trúc m ng c s § Ch cho trình ng s trình bày chi ti t t tên BASIC-NoC ng – T ng H p Và Mô Ph ng BASIC-NoC: Trong ch ng s th c hi n trình t ng h p thi t k BASIC-NoC FPGA c a Xilinx, th c hi n mô ph ng ánh giá hi u n ng BASIC-NoC s d ng ph n m m mơ ph ng ModelSIM § Ch ng – Th c Hi n BASIC-NoC Trên FPGA Spartan-3E Starter Kit: N i dung ch ng trình bày k t qu th c nghi m ph n c ng c a ki n trúc BASIC-NoC s d ng FPGA Spartan-3E c a Xilinx CH NG NG QUAN 1.1 System on Chip (SoC) N m 1965, ng i ng sáng l p công ty Intel, Gordon Moore ã d ốn “m t tích h p transistor vi m ch (Intergrated Circuit - IC) s t ng g p ôi sau m i hai n m” Phát bi u có tên g i lu t Moore Trong su t b n th p k qua công ngh bán d n ã phát tri n tuân theo lu t s l ng transistor tích p m t chíp gia t ng theo quy lu t c a hàm m Ngày nay, tr c vi n c nh phát tri n c a công ngh bán d n hồn tồn có th kh ng nh r ng lu t Moore v n úng th p k n Các thành qu cao h n cho phép nhi u ch c n ng có th i ã có th tích h p m t h th ng nh , y c m c tích h p c th c hi n m t chíp Hi n n t hoàn ch nh, bao g m t b x lý b n ph n ngo i vi ph n giao ti p ch m t chíp n M t h th ng nh c g i m t h th ng chíp (System on Chip – SoC) t h th ng chíp (SoC) có th c ng cách liên k t nhi u thi t k VLSI cl p y t nh ngh a m t IC nl c thi t k t o nên m t ng d ng v i ch c n ng [12] Nh v y, m t SoC ch a nhi u kh i th c hi n ch c n ng ph c t p xác Nh ng kh i nh c g i lõi (core) chúng nh ng thành ph n thi t y u a m t SoC M t SoC có th bao g m m t vài lo i core khác nhau, ó có th vi x lý, m ng b nh l n, b u n (DSP),v v T t c thành ph n lõi có th h a, c n v x lý tín hi u nh ngh a b ng ngôn ng mô t t ng h p ph n c ng m c cao nh VHDL hay Verilog, có th c cung p b i nhi u nhà cung c p khác t SoC, nh tên g i c a nó, bao g m nhi u lõi (core), có th g i h th ng con, c thi t k m t chíp [9] Do h th ng có th thích ng i m t ng d ng riêng bi t ho c có th r t t ng quát r t r ng nên SoC có kh ng bao quát m t ph m vi r ng l n ng d ng s n ph m V i vi c th ng vào qui trình thi t k chíp, thành ph n khác có th a c thi t ki m tra riêng bi t giúp cho trình thi t k ki m tra toàn b h th ng c ti n hành thu n l i Thêm vào ó, xu h ng thi t k SoC cho phép s d ng l i h th ng con, b i v y có th thi t k lõi IP (Intellectual Property core) m t n s d ng l i nhi u l n ng d ng khác giúp gi m k th i gian thi t k a s n ph m th tr ng, c bi t SoC l n ph c p Có th phân chia core thành lo i nh sau: • Soft core: ây nh ng kh i có th s d ng l i ng h p chung c, ho c d ng mơ t RTL có th d ng m t netlist c a ph n t th vi n u ng ý r ng soft core ph i m b o cho layout th c hi n th c t • Firm core: ây nh ng kh i có th s d ng l i ã u trúc topo ct i uv m t m b o hi u n ng di n tích thơng qua k thu t l p ho ch phân vùng (floorplanning) s p có th mã ã t (placement) Các firm core c t ng h p, ho c d ng m t netlist c a ph n th vi n chung Trong firm core, vi c thi t k có th bi n b i ng • Hard core: i dùng ây nh ng kh i có th s d ng l i ã hi u su t ho t ng, công su t kích th cơng ngh ch t o xác ngh a tr tr c tùy c, chúng ct i uv m t c ánh x vào m t nh Các kh i có m t b n layout ã c không th thay ng h p này, hard core i b i ng c nh i thi t k h th ng Trong c s d ng nh m t ph n t th vi n su t qui trình thi t k khác gi a lo i có th c ol ng khía c nh: kh n ng s ng l i, tính m m d o, t i u v hi u su t, chi phí th i gian a th tr Trên Hình 1.1 mô t s khác gi a soft core, firm core hard core [12] ng Reusability Flexibility Soft core Firm core Hard core Optimized Performance, cost and time to market Hình 1.1 Phân lo i SoC v khía c nh: kh n ng tái s d ng, tính m m d o, hi u su t, chi phí th c hi n th i gian a th tr ng 1.2 Xu h ng thi t k SoC hi n t i Các h th ng chíp kho ng hay u tiên c thi t k có n v x lý có th l p trình ph c t p t su t ho t c dành cho vi c gia t ng s l c thi t k v i ph n l n ng b x lý nh m m c ích t ng hi u ng nâng cao tính n ng c a s n ph m Ch ng h n ng ngày không ch n thu n dùng nghe nói mà nhi u ch c n ng khác nh trình t Internet, ch nh s Do v y, xu h i th p v i c v i ph n c ng tùy bi n, kh i ngo i vi kh i b nh Hi n nay, SoC transistor ng ng hi n t i gia t ng s l n tho i di c tích h p r t ng trình nghe nh c MP3, máy ng n v x lý có th thi t k SoC Công ngh hi n t i c ng ang t p trung vào phát tri n h th ng nhúng (embedded systems), h th ng th tr ng y u cho b vi x lý S c nh tranh kh c li t gi a nhà s n xu t n cho chu k cho i s n ph m gi m i k [12] Chính s gia t ng ph c t p v m t ch c n ng chu k s n ph m ngày gi m n cho công ngh bán d n s p transistor chíp k nguyên n t n m c tích h p x p x t Xu h m: ph ng s góp ph n thay i k cách th c thi t k SoC t quan ng pháp lu n thi t k (design methodology) ki n trúc SoC Trong k nguyên t transistor s có hàng tr m th m chí hàng ngàn b x lý (processor) c tích h p chíp, v i b i c nh ó b x lý ph i c liên k t i b ng m t ki n trúc h t ng truy n thông hi u qu áp ng cho h th ng MPSoC (MultiProcessor System on Chip) ng lai, m t mơ hình truy n thông m i h t s c c n thi t Môi tr thông ph i nh m n vi c m b o thông l th p, gi m t l l i m t d li u, t n d ng ng truy n ng cao, tính m m d o, cơng su t ng truy n m t cách hi u qu , gi m tranh ch p gi a b x lý chi m di n tích nh nh t mi ng bán d n [6] u trúc bus ã ti p t c c tri n khai cho q trình truy n thơng bên m ch n c th c hi n bên SoC b i nh ng lý do: khái ni m v bus ã c tìm hi u k ki n trúc t ng thích v i h u h t n v x lý Hình 1.2 bi u di n ki n trúc truy n thông d a bus (bus-based communication) ã phân c p bên m t SoC Hình 1.2 Ví d v m t ki n trúc bus phân c p bên SoC Tuy nhiên, ki n trúc truy n thông d a bus, th m chí ki n trúc bus phân p, s không th áp ng c yêu c u truy n thông ang ngày gia t ng nhanh chóng h th ng MPSoC b i nh ng lý sau ây: • Trong ki n trúc bus b ng thông c chia s gi a thi t b g n vào bus v y ch cho phép m t thi t b chi m d ng bus t i m t th i m, nói cách khác nh ng tác v truy n thơng Ph thu c vào thu t tốn ng th i không th th c hi n c u n bus mà m t tác v truy n thông s c th c hi n tác v khác b hoãn l i th m chí cơng vi c ó có th th c hi n theo cách song song • ch ng b m t v n ph c t p SoC l n v i ki n trúc d a bus, vi c s d ng t n s xung clock cao bên thi t k SoC l n m t toán không th mb o c v i thi t k truy n thông d a bus gi i quy t h n ch c a ki n trúc bus áp d ng cho vi c thi t k SoC nhà nghiên c u th gi i ã m n ý t ng truy n thông t m ng Internet a hai c s : tính m m d o s thành công c a ki n trúc m ng Ki n trúc ng d a chuy n m ch (switched-based) s truy n thông d a vi c chuy n gói (packet-based) m t gi i pháp thay th t t cho h th ng d a bus H u h t khái ni m c s thu t ng áp d ng cho m ng truy n thơng chuy n gói chíp (on-chip) u c b t ngu n t m ng máy tính Cách th c liên l c mang l i tính m m d o, cho phép kh n ng chu n hóa s d ng l i ki n trúc truy n thông ã thi t k , c ng market) c thi t k t i u, giúp gi m chi phí th i gian ng ngh a v i vi c th i gian a s n ph m th tr ng (time to c rút ng n 1.3 Network on Chip (NoC) ng chíp, Network-on-Chip (NoC), n thay th cho ki n trúc bus gi i quy t c xu t nh m t gi i pháp h a c nh c m c a nh ng ki n trúc truy n thông d a bus hi n t i Ki n trúc m ng chíp (NoC) m t l i m x n chuy n m ch (switch ho c router) [11], tài nguyên (resource) c g n vào m i chuy n m ch M i chuy n m ch c liên k t v i chuy n m ch chung quanh, m i tài nguyên ch c g n vào m t chuy n m ch Trên Hình 1.3 m t ki n trúc NoC v i c u hình ng l i (mesh) x g m 16 tài nguyên 16 chuy n m ch 78 5.4 Th c hi n ki n trúc Router ph n c ng FPGA 5.4.1 S kh i Vi c th c hi n ki n trúc ki m tra ch c n ng truy n thông c a Router ph n c ng FPGA tra Router c ti n hành theo s c kh i Hình 5.3 Ch ng trình ki m t tên ROUTER_LOOP RxD Data Source UART TxD yout din dout xin xout Router yin Spartan-3E Starter KIT Hình 5.3 S Router c n ki m tra kh i th c hi n ch c c u hình theo c u trúc vòng, v i kênh xout vòng v i kênh vào xin, kênh yout nh n packet t ng trình ROUTER_LOOP cn i c n i vòng v i kênh vào yin Router Data_Source thông qua kênh din truy n packet tr l i cho Data_Source qua kênh dout Data_Source nh n m t byte d li u t máy tính qua ng n i ti p, óng gói thành packet truy n cho Router D li u sau i vòng router s chuy n Packet c chuy n lên l i máy tính v i n i dung không thay i d li u song song/n i ti p packet a ch t ng c chuy n vòng qua router theo ph d ng tr router theo ph t l n tr c th c hi n b i kh i ch c n ng UART c chuy n i Router tùy thu c vào giá tr bên Head Flit Giá tr i Quá trình i theo m i ph ng ó Giá tr a ch t ng ng s quy t a ch t i ch a nh s l n ng i c ng h p X=1 Y=1, ngh a packet s chuy n vòng qua ng X m t l n, sau ó ti p t c c chuy n vòng theo ph ng Y c i truy n cho Data Source truy n lên máy tính Nh v y, v i 79 vi c s d ng c u trúc vòng theo s Hình 5.3 thi t l p giá tr a ch t ng i phù h p có th ki m tra xác tồn b ch c n ng c a router 5.4.2 K t qu th c hi n K t qu ch y ch ng trình ROUTER_LOOP nh m ki m tra ch c n ng c a Router ph n c ng FPGA theo s Vi c ki m tra ã kh i Hình 5.3 c cho Hình 5.4 c ti n hành v i nhi u d li u khác nhau, u cho k t qu d li u truy n nh n gi ng K t qu ki m tra ch ng t ki n trúc router c thi t k ã ho t ng úng ph n c ng FPGA Hình 5.4 K t qu th c hi n ch ng trình ROUTER_LOOP 5.5 Th c hi n BASIC-NoC ph n c ng FPGA 5.5.1 S kh i kh i ch p Hình 5.5 ng trình ki m tra ho t ây m t ch ng trình ng truy n d li u qua m ng c thi t n gi n th c hi n vi c nh n m t byte li u t máy tính truy n qua toàn m ng v i m c ích ki m tra m ng ã ho t ng xác ph n c ng FPGA, ch ng trình c t tên GOSSIP 80 DP_2 DP_3 Node2 Node3 RxD UART DP_0 DP_1 TxD Node0 Node1 Spartan-3E Starter KIT Hình 5.5 S Ch kh i th c hi n ch ng trình GOSSIP ho t ng trình GOSSIP ng nh sau: § DP_0 nh n m t byte d li u (là m t s nguyên bít) t máy tính chuy n byte d li u cho DP_1 § DP_1 nh n d li u t DP_0, c ng thêm truy n n v vào byte d li u này, sau ó n DP_2 § DP_2 nh n d li u t DP_1, ti p t c c ng thêm vào chuy n ti p d li u n DP_3 § Hồn tồn t ng t , DP_3 ti n hành c ng thêm n v vào d li u nh n c truy n cho DP_0 § DP_0 sau nh n c d li u t DP_3 s chuy n ti p d li u lên máy tính thơng qua giao di n n i ti p § Nh v y, d li u nh n ng thêm c t i máy tính d li u ã truy n c nv 5.5.2 K t qu th c hi n t qu ch y ch ng trình GOSSIP ki m tra ho t ng truy n d li u qua m ng c cho Hình 5.6 V i k t qu Hình 5.6 th y r ng d li u nh n ng b ng d li u ã truy n c ng thêm n v, ng truy n thơng tồn m ng ã hồn tồn xác ct u ch ng t ho t 81 Hình 5.6 K t qu th c hi n ch Trên Hình 5.7 s tính ng trình GOSSIP k t n i ph n c ng gi a Spartan-3E Starter KIT máy th c hi n ng d ng ROUTER_LOOP GOSSIP Hình 5.7 S k t n i th c t gi a Spartan-3E Starter KIT máy tính hi n ng d ng ki m tra thi t k BASIC-NoC th c 82 5.6 K t lu n ch ng Nh ng k t qu th nghi m ph n c ng FPGA thi t k BASIC-NoC ã ho t ng xác n ch ng minh r ng ki n trúc Router ki n trúc m ng ã n gi n song ã ch ng t nh Các k t qu c ng xu t hoàn tồn kh thi c hi n th c hóa, áp ng nh ng yêu c u thi t k m c tiêu th c hi n t ban u tài Do nh ng ràng bu c v th i gian hoàn thành tài nên n th i m lu n n m i ch xây d ng thành công m t ki n trúc m ng c s th c hi n hai ng ng truy n d li u n gi n ph n c ng FPGA, qua ó ki m tra ch c n ng th c c a thi t k Vi c phát tri n ng d ng khác, ch ng h n b x lý song song hay ng d ng multimedia, n n ki n trúc truy n thông BASIC-NoC s ti p t c nghiên c u hi n th c hóa th i gian s p n c iii CL C TRANG PH BÌA i I CAM OAN ii C L C iii DANH M C CÁC T VI T T T vii DANH M C CÁC B NG viii DANH M C CÁC HÌNH V ix U CH NG T NG QUAN 1.1 System on Chip (SoC) 1.2 Xu h ng thi t k SoC hi n t i 1.3 Network on Chip (NoC) 1.4 Các nghiên c u v NoC th gi i 10 1.4.1 ETHEREAL - 12 1.4.2 NOSTRUM 12 1.4.3 MANGO 13 1.4.4 MiniNOC - 13 1.5 Ph m vi nhi m v c a CH NG C 2.1 Gi i thi u ch S tài 13 V NETWORK ON CHIP ng 15 2.2 Ki n trúc Network-on-Chip (NoC) 15 2.3 Các c u hình (topology) th c hi n NoC - 17 2.3.1 Gi i thi u - 17 2.3.2 C u hình m- m (Point-to-Point) 18 2.3.3 C u hình bus multi-bus - 18 2.3.4 n-dimensional mesh - 20 2.3.5 k-ary n-cube 20 iv 2.3.6 Các m ng có s chi u th p - 21 2.4 nh n NoC - 21 2.4.1 Gi i thi u - 21 2.4.2 Phân lo i ph 2.4.3 Các v n c a 2.4.4 Gi i thu t 2.5 C ch ng pháp nh n - 22 nh n - 23 nh n theo chi u (Dimension-ordered Routing) 24 u n lu ng NoC - 26 2.5.1 Gi i thi u - 26 2.5.2 Store-and-Forward 27 2.5.3 Wormhole Routing 28 2.5.4 Virtual Channel Flow Control - 29 2.6 Ki n trúc ho t 2.7 K t lu n ch CH ng c a Router - 31 ng 32 NG XÂY D NG BASIC-NoC 3.1 Gi i thi u ch ng 33 3.2 L a ch n topology cho BASIC-NoC 33 3.3 L a ch n gi i thu t 3.4 Xây d ng c ch nh n - 34 u n lu ng - 35 3.5 Xây d ng Virtual Channel Router - 36 3.5.1 Gi i thi u - 36 3.5.2 Sub-Router - 38 3.5.3 Queue - 42 3.5.4 InUnit - 44 3.5.5 Switch_Allocator Switch - 46 3.5.6 Arbiter 48 3.6 K t lu n ch CH ng 50 NG T NG H P VÀ MÔ PH NG BASIC-NoC 4.1 Gi i thi u ch ng 51 4.2 VHDL - 51 v 4.2.1 HDL (Hardware Description Language) gì? - 51 4.2.2 VHDL 52 4.2.3 Các 4.2.4 Ph c m c a VHDL - 53 ng pháp thi t k Top-Down - 53 4.3 FPGA - 53 4.3.1 Gi i thi u - 53 4.3.2 Mơ hình FPGA 54 4.3.3 Các u m ng d ng c a FPGA - 55 4.3.4 FPGA c a Xilinx 56 4.4 T ng h p BASIC-NoC 57 4.4.1 Gi i thi u công c h tr thi t k cho FPGA c a Xilinx 57 4.4.2 K t qu t ng h p BASIC-NoC 58 4.5 Mô ph ng BASIC-NoC 58 4.5.1 Gi i thi u - 58 4.5.2 Thi t l p mô ph ng - 59 4.5.3 Mô ph ng - Node0 truy n thông v i Node1 61 4.5.4 Mô ph ng - Node0 truy n thông v i Node2 63 4.5.5 Mô ph ng - C ch chia s kênh truy n - 65 4.5.6 Phân tích k t qu mơ ph ng - 70 4.6 K t lu n ch CH ng 74 NG TH C HI N BASIC-NoC TRÊN FPGA SPARTAN-3E STARTER KIT 5.1 Gi i thi u ch 5.2 Các ng 75 c tính k thu t c a Spartan-3E Starter KIT - 75 5.3 Xây d ng ch ng trình máy tính - 76 5.4 Th c hi n ki n trúc Router ph n c ng FPGA - 78 5.4.1 S kh i 78 5.4.2 K t qu th c hi n 79 5.5 Th c hi n BASIC-NoC ph n c ng FPGA - 79 vi 5.5.1 S kh i 79 5.5.2 K t qu th c hi n 80 5.6 K t lu n ch ng - 82 T LU N VÀ KI N NGH 83 DANH M C TÀI LI U THAM KH O 85 PH L C 87 QUY T NH GIAO TÀI LU N V N (B n sao) 97 vii DANH M C CÁC T VI T T T ASIC Application-Specific Integrated Circuit BASIC-NoC BASIC Network-on-Chip CLB Configurable Logic Block CPLD Complex Programmable Logic Device DP Data Processor FPGA Field Programmable Gate Array FSM Finite State Machine GALS Globally Asynchronous Locally Synchronous HDL Hardware Description Language IC Integrated Circuit IEEE Institute of Electrical and Electronic Engineers IP Intellectual Property LUT Loop-Up Table MPSoC Multi-Processor System on Chip NoC Network-on-Chip PLD Programmable Logic Device RNI Resource Network Interface SoC System on Chip VHDL Very high speed integrated circuit Hardware Description Language VLSI Very Large Scale Integration viii DANH M C CÁC B NG hi u b ng Tên b ng Trang K t qu t ng h p BASIC-NoC s XC3S500E 4.2 Các thông s dùng mô ph ng 4.3 K t qu mô ph ng truy n t Node0 khác n Node1 v i t c 62 4.4 K t qu mô ph ng truy n t Node0 khác n Node2 v i t c 64 4.5 K t qu ch y mơ ph ng q trình truy n d li u Node0 Node1 cho Node2, t c d ng Spartan 3E 58 4.1 61 ng th i 67 truy n b ng 4.6 K t qu ch y mơ ph ng q trình truy n d li u ng th i Node0 Node1 cho Node2, t c truy n không b ng 68 4.7 Phân tích hi u qu v th i gian t c truy n trung bình t c yêu c u c a trình b ng nhau, so 72 sánh gi a tr ng h p s d ng kênh o v i tr khơng dùng kênh o 4.8 ng h p Phân tích hi u qu v th i gian t c truy n trung bình t c yêu c u c a q trình khơng b ng nhau, so sánh gi a tr ng h p s d ng kênh o v i tr ng p không dùng kênh o 73 ix DANH M C CÁC HÌNH V hi u hình v Tên hình v Ch Trang ng 1.1 Phân lo i SoC 1.2 Ví d v m t ki n trúc bus phân c p bên SoC 1.3 Ki n trúc NoC 4x4 g m 16 tài nguyên 16 chuy n m ch 1.4 Hai gi i pháp thi t k SoC 10 1.5 Phân lo i toán nghiên c u v NoC 11 Ch ng 2.1 C u trúc m t NoC 2.2 S phân lo i topology s d ng cho m ng liên k t bên (interconnection networks) 17 2.3 C u hình 18 2.4 C u hình bus 18 2.5 C u hình multi-bus 19 2.6 Ví d v m t m ng 3-dimensional mesh (m c l 2.7 Ví d v m t m ng 3-ary 3-cube 20 2.8 2D-Mesh Torus 21 2.9 Phân lo i ph 2.10 Minh h a gi i thu t 2.11 Phân chia m t message thành 2.12 Th i gian tr s d ng c ch Store-and-Forward 28 2.13 Th i gian tr s d ng c ch Wormhole Routing 29 2.14 Minh h a c ch 30 2.15 S m n gi n 3x3 tài nguyên 15 m (Point-to-Point) ng pháp i chi u) nh n 23 nh n E-Cube 25 n v truy n t i nh h n u n lu ng dùng kênh o kh i Virtual-Channel Router Ch 20 27 31 ng 3.1 S kh i BASIC-NoC 34 3.2 S kh i m t node m ng BASIC-NoC 36 3.3 S kh i Virtual-Channel Router Router 3.4 S c xây d ng t Sub- kh i mơ t tín hi u vào/ra c a m t sub-router 38 40 x hi u Tên hình v hình v Trang 3.5 S kh i c a xRouter 41 3.6 S kh i ch c n ng FIFO 43 3.7 S kh i b 43 3.8 Khuôn d ng c a m t packet 44 3.9 S kh i b 45 3.10 S kh i Switch_Allocator Switch 3.11 Sub-Switch 3.12 S kh i Arbiter 48 3.13 S chi ti t Arbiter 49 m u Queue m u vào InUnit 47 c xây d ng c s b MUX sang Ch 48 ng 4.1 Mơ hình FPGA 54 4.2 Ki n trúc t ng quát c a Xilinx FPGA 56 4.3 L u 57 4.4 Ki n trúc BASIC-NoC sau t ng h p 4.5 Quan h gi a t c phát t i Node0 t c nh n t i Node1 63 4.6 Quan h gi a t c phát t i Node0 t c nh n t i Node2 65 4.7 th bi u di n quan h gi a t c truy n/nh n packet t Node0 n Node2 (a) t Node1 n Node2 (b) 66 4.8 th bi u di n quan h gi a t c yêu c u t c th c t c a hai trình: Quá Trình Quá Trình 69 th c hi n thi t k v i FPGA/CPLD c a Xilinx Ch 59 truy n ng 5.1 Xilinx Spartan-3E Starter KIT 76 5.2 Giao di n ch Program) 77 5.3 S 5.4 K t qu th c hi n ch 5.5 S 5.6 K t qu th c hi n ch 5.7 S ng trình máy tính (BASIC-NoC Testing kh i th c hi n ch ng trình ROUTER_LOOP ng trình ROUTER_LOOP kh i th c hi n ch ng trình GOSSIP ng trình GOSSIP k t n i th c t gi a Spartan-3E Starter KIT máy tính th c hi n ng d ng ki m tra thi t k BASIC-NoC 78 79 80 81 81 82 KẾT LUẬN VÀ KIẾN NGHỊ Với kết đạt khẳng định thành cơng mơ hình mạng chíp ứng dụng thiết kế hệ thống chíp phần cứng FPGA, khẳng định đề tài đáp ứng mục tiêu nghiên cứu đặt ban đầu Cụ thể, đề tài đạt kết sau đây:  Xây dựng thành công kiến trúc mạng chíp sở BASIC-NoC, cấu hình Torus 2x2, sử dụng giải thuật định tuyến theo chiều, chế điều khiển luồng wormhole routing kết hợp sử dụng hai kênh ảo bên router  Mô thành cơng hoạt động mạng, qua xác định giá trị băng thông cho phép mạng Từ kết mô mạng khẳng định ưu điểm giải pháp sử dụng kênh ảo kiến trúc router góp phần nâng cao hiệu sử dụng kênh truyền, tăng tốc độ giảm trễ truyền  Tổng hợp thực thành công kiến trúc mạng phần cứng FPGA Spartan-3E Starter KIT hãng Xilinx thơng qua hai chương trình ứng dụng ROUTER_LOOP GOSSIP  Với hạn chế tài nguyên phần cứng, BASIC-NoC cho phép phát triển ứng dụng gồm tài nguyên, nhiên kiến trúc BASIC-NoC có khả mở rộng dễ dàng có yêu cầu phần cứng phần cứng đủ mạnh (chẳng hạn dùng FPGA Virtex-II Virtex-4) mà không cần phải xây dựng lại giải thuật định tuyến hay thay đổi chế điều khiển luồng Bên cạnh đó, giới hạn thời gian hoàn thành luận văn, hạn chế điều kiện tiến hành thực nghiệm không cho phép tác giả thực nghiên cứu sâu lĩnh vực mẻ Chính vậy, tác giả xin đề xuất số hướng nghiên cứu tiếp tục sau đây:  Xây dựng ứng dụng kiến trúc BASIC-NoC như: xử lý ảnh, xử lý âm ứng dụng multimedia khác  Xây dựng vi xử lý song song kiến trúc BASIC-NoC  Mở rộng kiến trúc BASIC-NoC theo hướng gia tăng số tài nguyên (số router) mạng  Khảo sát ảnh hưởng việc tăng số kênh ảo (virtual channel) tăng kích thước đệm (buffer) đến hiệu mạng 83  Tối ưu hóa ánh xạ ứng dụng phần cứng NoC  Xây dựng mơ hình tính tốn cho tham số vật lý công suất tiêu thụ trễ thực kiến trúc mạng chíp  …v v… Đây hướng nghiên cứu triển khai giới Những kết nghiên cứu lĩnh vực áp dụng trực tiếp vào sản xuất ứng dụng giảng dạy bậc đại học Để tiếp cận hướng nghiên cứu này, theo tác giả cần thực công việc sau:  Tập trung trí tuệ tập thể cách xây dựng nhóm nghiên cứu Bên cạnh đó, thực liên kết trao đổi với trường đại học viện nghiên cứu khác nước giới lĩnh vực  Sử dụng cơng cụ tính tốn, thiết kế, lập trình mô chuyên nghiệp hãng hàng đầu giới cung cấp  Từng bước xây dựng phòng thí nghiệm VLSI phục vụ cho nghiên cứu Cuối cùng, xin gởi lời cảm ơn chân thành sâu sắc đến người hướng dẫn khoa học Thầy giáo TS Phạm Ngọc Nam, người gợi ý hướng đề tài, cung cấp tài liệu tham khảo, hướng dẫn cho phương pháp làm việc khoa học tận tình giúp đỡ động viên tơi suốt q trình thực luận văn Tơi xin trân trọng cảm ơn Thầy giáo TS Nguyễn Văn Cường có ý kiến đóng góp quý báu giúp tơi hồn thiện luận văn Xin gởi lời cảm ơn chân thành đến Tập thể Thầy Cô giáo khoa Điện Tử Viễn Thông, trường Đại học Bách Khoa, thuộc Đại học Đà Nẵng giúp đỡ tạo điều kiện thuận lợi cho suốt trình hồn thành đề tài Tuy cố gắng, nỗ lực, đạt kết đáp ứng mục tiêu nghiên cứu đặt ra, song chắn khơng tránh khỏi thiếu sót q trình thực luận văn Tác giả mong nhận ý kiến đóng góp trao đổi người đọc để tiếp tục hồn thiện nghiên cứu tương lai ...BỘ GIÁO DỤC VÀ ĐÀO TẠO ĐẠI HỌC ĐÀ NẴNG HUỲNH VIỆT THẮNG NGHIÊN CỨU VỀ NETWORK-ON-CHIP VÀ THỰC HIỆN NETWORK-ON-CHIP TRÊN NỀN FPGA Chuyên ngành Mã số : KỸ THUẬT ĐIỆN... ng FPGA K t qu n n t ng cho nghiên c u ng d ng ti p theo c a NoC t cc a tài it ng ph m vi nghiên c u § Nghiên c u v ki n trúc NoC § Nghiên c u v cơng ngh FPGA ngơn ng mơ t ph n c ng VHDL § Nghiên. .. trình bày tóm t t v nghiên c th c hi n th gi i 1.4 Các nghiên c u v NoC th gi i Hi n nay, nghiên c u v NoC ang u c a công ty, tr ng c th c hi n b i nhi u nhóm nghiên i h c, vi n nghiên c u th gi