ĐẠI HỌC QUỐC GIA TP.HCM TRƯỜNG ĐẠI HỌC BÁCH KHOA NGUYỄN ĐỨC HƯƠNG QUỲNH THUẬT TOÁN TỔNG HỢP MẠCH KHẢ ĐẢO ĐA NGÕ RA HOÀN CHỈNH Chuyên ngành: Kỹ thuật Điện Tử Mã số: 60520203 LUẬN VẪN THẠC SĨ TP HỒ CHÍ MINH, THÁNG NĂM 2019 CƠNG TRÌNH ĐƯỢC HOÀN THÀNH TẠI: Trường Đại học Bách Khoa - ĐHQG-HCM Cán hướng dẫn khoa học: TS Trần Hoàng Linh Cán chấm nhận xét 1: TS Bùi Trọng Tú (ĐH KHTN) Cán chấm nhận xét 2: TS Nguyễn Minh Son (ĐH CNTT) Luận văn thạc sĩ bảo vệ Trường Đại học Bách Khoa, ĐHQG TP Hồ Chí Minh, ngày 05 tháng 07 năm 2019 Thành phần Hội đồng đánh giá luận văn thạc sĩ gồm: PGS TS Hoàng Trang TS Bùi Trọng Tú TS Nguyễn Minh Sơn TS Trương Quang Vinh TS Nguyễn Lý Thiên Trường Xác nhận Chủ tịch Hội đồng đánh giá LV Trưởng Khoa quản lý chuyên ngành sau luận văn sửa chữa (nếu có) CHỦ TỊCH HỘI ĐỒNG TRƯỞNG KHOA ĐIỆN - ĐIỆN TỬ ĐẠI HỌC QUỐC GIA TP.HCM CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM ĐỘC Lập - Tự Do - Hạnh Phúc TRƯỜNG ĐẠI HỌC BÁCH KHOA NHIỆM VỤ LUẬN VĂN THẠC SĨ Họ tên học viên: Nguyễn Đức Hương Quỳnh MSHV: 1670847 Ngày, tháng, năm sinh: 12/02/1992 Nơi sinh: TP.HỒ Chí Minh Chuyên ngành: Kỹ thuật Điện Tử Mã số: 60520203 I TÊN ĐỀ TÀI: THUẬT TỐN TƠNG HỢP MẠCH KHẢ ĐẢO ĐA NGÕ RA HOÀN CHỈNH II NHIỆM VỤ VÀ NỘI DUNG: - Xây dựng thuật tốn tổng hợp mạch khả đảo cho hàm hồn chỉnh đa ngõ - Xây dựng công cụ tổng hợp mạch dựa thuật toán III NGÀY GIAO NHIỆM VỤ: 11/02/2019 IV NGÀY HOÀN THÀNH NHIỆM VỤ: 02/06/2019 V CÁN BỘ HƯỚNG DẪN: TS Trần Hoàng Linh Tp HCM, ngày tháng năm 2019 CÁN BỘ HƯỚNG DẪN CHỦ NHIỆM BỘ MÔN ĐÀO TẠO (Họ tên chữ ký) (Họ tên chữ ký) TRƯỞNG KHOA ĐIỆN - ĐIỆN TỬ (Họ tên chữ ký) Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh i LỜI CẢM ƠN Lời đầu tiên, xin gửi lời cảm ơn chân thành sâu sắc đến Thầy hướng dẫn luận văn tơi, TS Trần Hồng Linh Trong suốt q trình thực đề tài này, Thầy nhiệt tình giúp đỡ hỗ trợ nhiều kiến thức tinh thần Là kỹ sư Điện Tử Viễn Thơng chưa nghiên cứu thuật tốn tổng hợp mạch lượng tử, nhận đề tài đem lại nhiều khó khăn tơi Tuy nhiên, qua buổi thảo luận học thêm từ tài liệu quý giá Thầy, giúp cho tơi có nhìn cụ thể nhiệm vụ đề tài có thêm phần cảm hứng lĩnh vực Ngoài ra, xin gửi lời cảm ơn đến tất Thầy Cô khoa Điện - Điện Tử, môn Điện Tử truyền thụ kiến thức kinh nghiệm để giúp tơi có thêm kiến thức lĩnh vực điện tử tự tin để thực đề tài Bên cạnh xin cảm ơn đến đồng nghiệp công ty Bosch RBVH/ESS4 hỗ trợ công việc để tơi có thêm thời gian hồn thành đề tài Cuối cùng, xin dành lời cảm ơn chân thành đến gia đình tơi, người bên cạnh động viên tơi vào lúc khó khăn Tp Hồ Chí Minh, tháng năm 2019 Nguyễn Đức Hương Quỳnh Lời cảm ơn HVTH: Nguyễn Đức Hương Quỳnh Luận văn thạc sĩ ii GVHD: TS Trần Hồng Linh TĨM TẮT LUẬN VĂN Trong năm gần đây, logic khả đảo thúc đẩy phát triển nghiên cứu lý thuyết tính ứng dụng mà mang lại Đặc biệt thiết kế mạch công suất thấp tính tốn lượng tử Với động lực đó, nhà nghiên cứu phát triển nhiều thuật toán tổng hợp mạch khả đảo với nhiều cách tiếp cận khác Binary Decision Diagram (BDD), transformation-based, cycle-based, Một số phương pháp tổng hợp cách xác, số dựa phương pháp suy nghiệm số khác đáp ứng với hàm ngõ vào Trong luận văn trình bày phương pháp tổng hợp hàm boolean dạng EXOR-sums-Product-of-EXOR-sums (EPOE), kết hợp với cổng Toffoli âm trình thực hóa mạch khả đảo Mục tiêu kết hợp làm giảm chi phí lượng tử so với cách tổng hợp mạch sử dụng cổng Toffoli dương Các bước tối ưu hóa thời gian tổng hợp mạch hay tối ưu hóa chi phí lượng tử thực tiếp tục nghiên cứu thiếp theo Tóm tăt luận văn HVTH: Nguyễn Đức Hương Quỳnh Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh ABSTRACT Recently, the reversible logic has been promoted by research and application that it brings Especially in low power circuit design and quantum computing With that motivation, researchers have developed many reversible chcuit synthesis algorithms with various approaches such as Binary Decision Diagram (BDD), transformationbased, cycle-based, and so on Some methods synthesis are exact, some base on heuristicc, and some rely on function representations This thesis will present an improvement of reversible chcuit sysnthesis algorithms with single output boolean functions and multiple output boolean functions These functions is completely specific functions We will combine the algorithms which transforming functions into EXOR-sum of Products-of-EXOR-sums (EPOE) form and the negative Toffoli gates The purpose of this combination is reduce the quantum cost compare with the classical EPOE algorithms which only use NOT gates and positive Toffoli gates Tóm tăt luận văn HVTH: Nguyễn Đức Hương Quỳnh Luận văn thạc sĩ GVHD: TS Trần Hồng Linh iv LỜI CAM ĐOAN Tơi tên Nguyễn Đức Hương Quỳnh, học viên cao học ngành Kỹ thuật Điện Tử trường Đại học Bách Khoa, thành phố Hồ Chí Minh Tơi xin cam đoan cơng trình nghiên cứa ngày tơi thực suốt trình thực đề tài này, tư liệu tham khảo sử dụng trích dẫn từ nguồn thực tế, uy tín chất lượng Kết thu đươc thực cách độc lập hồn tồn trung thực Tp Hồ Chí Minh, tháng năm 2019 Nguyễn Đức Hương Quỳnh Lời cam đoan HVTH: Nguyễn Đức Hương Quỳnh Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh V MỤC LỤC LỜI CẢM ƠN i TÓM TẮT LUẬN VĂN ii ABSTRACT iii LỜI CAM ĐOAN iv MỤC LỤC .V DANH SÁCH HÌNH VẼ viii DANH SÁCH BẢNG BIỂU X DANH SÁCH CÁC TỪ VIẾT TẮT xi CHUƠNG 1: MỞ ĐẦU 1.1 Lý chọn đề tài 1.2 Mục tiêu nhiệm vụ luận văn 1.3 Đối tượng phạm vi nghiên cứu 1.4 Ý nghĩa khoa học thực tiễn CHUƠNG 2: TỔNG QUAN 2.1 Các khái niệm 2.1.1 Hàm khả đảo mạch khả đảo 2.1.2 Các cổng khả đảo 2.1.3 Đường Ancilla Garbage 2.1.4 Chi phí lượng tử 2.2 Các phương pháp tổng hợp mạch 2.2.1 Phương pháp transformation-based 2.2.2 Phương pháp cycle-based 2.2.3 Phương pháp graphical [7] 10 2.2.4 Phương pháp tối ưu hóa mạch sửu dụng template matching 16 2.2.5 Phương pháp giảm chi phí mạch khả đảo Toffoli 17 2.3 Hàm affine tuyến tính 17 Mục lục HVTH: Nguyễn Đức Hương Quỳnh Luận văn thạc sĩ vi GVHD: TS Trần Hoàng Linh 2.4 Các biểu thức Product-of-EXOR-sums (POE) tập hỗ trợ 18 CHƯƠNG 3: TỔNG HỢP HÀM BOOLEAN HOÀN CHỈNH MỘT NGÕ RA 19 3.1 Thuật toán tổng hợp mạch dạng EPOE 19 3.1.1 Phương pháp template matching 19 3.1.2 Phương pháp tạo thư viện POE với N biến ngõ vào 20 3.2 Thuật toán EPOEM-ls 21 3.2.1 Thuật toán 21 3.2.2 Ví dụ 22 3.3 Thuật toán EPOEM-lf 24 3.3.1 Thuật toán 24 3.3.2 Ví dụ 24 3.4 Kết thực nghiệm 26 CHƯƠNG 4: TÔNG HỢP MẠCH EPOE CHO HÀM KHƠNG HỒN CHỈNH MỘT NGÕ RA 28 4.1 Giới thiệu tổng quan 28 4.2 Thuật toán EPOEM-l-DC 28 4.2.1 Thuật toán 29 4.2.2 Ví dụ 29 4.3 Thuật toán EPOEM-l-DC-tree 32 4.3.1 Thuật toán 32 4.3.2 Ví dụ 32 4.4 Kết thực nghiệm 38 CHƯƠNG 5: TỔNG HỢP MẠCH EPOE CHO CÁC HÀM HOÀN CHỈNH ĐA NGÕ RA 40 5.1 Thuật toán EPOEM-MO-1 40 5.1.1 Bước 41 5.1.2 Bước 44 5.1.3 Bước 46 5.1.4 Kết thực nghiệm 50 5.2 Thuật toán EPOEM-MO-2 52 Mục lục HVTH: Nguyễn Đức Hương Quỳnh Luận văn thạc sĩ vii GVHD: TS Trần Hoàng Linh 5.2.1 Tổng hợp dựa mạng lưới Exclusive-OR 52 5.2.2 Thuật toán EP0EM-M0-2 55 5.2.3 Kết thực nghiệm 60 CHƯƠNG 6: KẾT LUẬN 63 6.1 Kết luận 63 6.2 Hướng phát triển 63 PHỤ LỤC: BẢNG CHÚ THÍCH CÁC MẤU THỬ 64 Tài Liệu Tham Khảo 67 Mục lục HVTH: Nguyễn Đức Hương Quỳnh Luận văn thạc sĩ 55 GVHD: TS Trần Hồng Linh 5.2.2 Thuật tốn EPOEM-MO-2 Thuật toán EPOEM-MO-2 kết hợp EPOEM-ls (hoặc EPOEM-l-DC) với khái niệm mạng lưới EXOR cho tổng hợp mạch đa ngõ hồn chỉnh Ví dụ tổng hợp EPOEM-MO-2 trình bày sau 5.2.2.1 Thuật tốn Thuật toán EP0EM-M0-2 cho hàm m ngõ vào n ngõ sau: Bưỡc 1: Tạo mạng lưới EXOR cho n hàm ngõ (A, B, c, , A(BC, ) Bước 2: Ấp dụng EPOEM-1 s cho hàm mạng EXOR để tìm biểu thức EPOE với chi phí lượng tử Bước 3: Chọn n nút cố chi phí lượng tử thấp đề tìm n hàm ngỗ cho 5.2.2.2 Ví dụ Dưới tổng hợp EPOEM-MO-2 hoàn chỉnh thực cho hàm hình Chương HVTH: Nguyễn Đức Hương Quỳnh Luận văn thạc sĩ a b c 56 d A B c D A GVHD: TS Trần Hoàng Linh B 0 Ũ ũ ũ 0 1 ũ 0 1 1 0 1 1 1 1 Ũ 0 1 ũ 1 ũ 1 1 ũ Ũ ũ 1 0 1 ũ 1 0 ũ 1 00 1 0 1 ũ 0 01 1 1 ũ 11 1 1 0 ũ 1 ũ 10 1 1 1 ũ 1 0 ũ 1 0 1 ■ES 00 00 01 11 10 l 1 01 11 10 1 00 01 D \d 1 11 10 1 Hình 5-13 Ví dụ hàm dùng để tổng hợp EPOEM-MO-2 Bước 1: Tạo mang lưới EXOR cho n hàm ngố (A, B, c, AQ)B, A®c, ) Chương HVTH: Nguyễn Đức Hương Quỳnh Luận văn thạc sĩ A B 00 00 01 11 10 1 LI 1 01 1 10 00 01 c 00 01 11 1 1 10 L0 00 01 1 11 11 L0 10 1 00 01 11 10 00 00 01 LI LO 1 00 01 11 10 01 11 1 1 00 01 11 10 00 1 01 00 01 11 10 1 11 1 Ỉ0 00 D 00 LI 00 01 GVHD: TS Trần Hoàng Linh 57 01 11 L 1 01 1 11 1 10 00 1 1 00 00 01 11 10 1 01 11 1 1 ỉ ộữ 10 00 01 11 10 01 1 11 1 01 1 LI 1 1 10 10 1 1 10 1 10 ỉ Hình 5-14 Sơ đồ EXOR hàm ví dụ hình 5-13 Bước 2: Ấp dụng EPOEM-ls cho hàm mạng lưới EXOR để tìm biểu thức EPOE chi phí Chi tiết thể bảng 5-5 Bảng 5-5 Các biểu thức EPOE hàm hình 5-14 Node Chi Biểu thức EPOE phí A 33 (ađc)đ(cđd)(ađđc)đ(ađd)(bđd)(cđd) B 22 (S)((a(d)(bđc)(c(Bd) c 31 (cđd)đa(h)^a(hđc)(hâd) D 20 dđ(aâd)(hđc)(cđd) F11 = AQB 16 F12 = B&C 31 (hđc)đ(a$hđc)(d)đ(b)cd 21 33 c(B(a(Bb)d$bcd F13 = CQĐ F21 = A&C Chương (c®d)®(a®c)(d)®(h)c(d) HVTH: Nguyễn Đức Hương Quỳnh Luận văn thạc sĩ 58 F22 = B®D F31 (b®d) 25 (a)®a(d)®bc(d) a®b(c®d) GVHD: TS Trần Hồng Linh = A®B®C®D A®D Bước 3: Chọn n hàm có chi phí thấp để tìm n hàm ngõ cho Bảng 5-6 Chi phi lượng tử biểu thức EPOE Node Cost F22 = B©D A©D F11 =A©B 16 D 20 F13 = C©D 21 B F31 = A©B©C©D 22 25 c 31 F12 = B©c 31 A 33 F21 = A©c 33 Trường hợp 1: Neu khơng sử dụng hàm (A©D) cho bước này: - Từ hàm đơn (A, B, c, D) bảng, hàm D có chi phí thấp nên lựa chọn - Dựa vào bảng, hàm D có nên xác định hàm B cách dùng hàm F22 = B®D Hàm F22 có chi phí thấp hàm B, nên hàm F22 chọn - Hàm B có cách dùng node F22, dùng hàm Fl = chọn để xác định hàm A, có chi phí thấp hàm A - Hàm D tồn tại, hàm F13 = C©D chọn để xác định hàm c, có chi phí thấp hàm lại c, F21, F12 F31 Chương HVTH: Nguyễn Đức Hương Quỳnh Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh 59 - Cuối cùng, hàm cố phí lượng tử thấp chọn để xác định hàm ngõ A, B, c D là: D, Fl 1, F13 v F22 D = dđ(aâd)(bđc)(cđd) A = F11©B F11 = (a©b©c)©(c©d)(b) => B = F22©D F13 = c©(a(Bb)d(Bbcd C = F13©D D = d©(a©d)(b©c)(c©d) F22 = (b©d) Mạch khả đảo tương ứng thực hốa ví dụ thể hình 5-15 ■TA /TA /TA T Tơ) • lư /TA /TA /T> lư • Ả lư ị IL “A ư u lư "A lư u c ■A lư < DĨ l /TA II Hình 5-15 Thực mạch hàm hình trường hợp khơng sử dụng hàm (A©D) Trường hợp 2: Nếu sử dụng hàm (A®D) cho bước này: - Từ hàm đơn (A, B, c, D) bảng, hàm D có chi phí tháp nên lựa chọn - Dựa vào bảng, hàm D có nên xác định hàm B cách dùng hàm F22 = B(ĐD Hàm F22 có chi phí thấp hàm B, nên hàm F22 chọn Hàm D cố nên xác định hàm A cách dùng hàm AâD Hm - AđD cú chi phớ thp hn hm A, nên hàm A©D chọn - Hàm D tồn tại, hàm F13 = C©D chọn để xác định hàm c, có chi phí thấp hàm lại c, F21, F12 F31 - Cuối cùng, hàm cố chi phí lượng tử thấp chọn để xác định hàm ngõ A, B, c D là: D, A(BD, F13 F22 D = d©(a©d)(b©c)(c©d) A©D = a©b(c©d) Chương A = (AâD)đD => B = F22âD HVTH: Nguyn Đức Hương Quỳnh Luận văn thạc sĩ GVHD: TS Trần Hồng Linh 60 F13 = c©(a©b)d©bcd c = F13©D F22 = (b©d©l) D = d©(a©d)(b©c)(c©d) - Mạch tương ứng thực hình có chi phí lượng tử 57 ■ (1 ãiL.Ú í k 11 íTì ‘ J || I1 I ' - ‘ rT\ 1 |I _£ i _ _ í X _ /TX ll f II ° rX X f —’CO _ /7X1 ,1 °1 IX T ; 1 Lc X D X1 Z l X f X 1/ / Ty : Ư - V IX ■ m LI Hình 5-16 Thực mạch hàm hình trường hợp sử dụng hàm (A©D) 5.2.3 Kết thực nghiệm Thuật tốn EPOEM-MO-2 thực hóa ngơn ngữ Python kiểm thử hệ điều hành Windows Kết thực nghiệm thể đạt sử dụng 1.8 GHz Intel Core 17 PC hệ điều hành Windows 8.1 Để kiểm chứng thuật toán EPOEM-MO-1 với thuật toán khác, nhiều hàm kiểm thử chuẩn sử dụng để đo lường kết tổng hợp Hàm 17 ex-l_82 4mod7 49 aj-el 81 hwb4 wim del cm42a Bảng 5-7 Kết thực nghiệm thuật tốn EPOEM-MO-2 Ngõ Ngõ Chi phí lượng tử vào EPOEM- EPOEM- FTR- [14] [12] MO-2 MO-2* 07 [13] 3 25$ 25 27 26 3 15$ 15 80 74$ 167 110 4 90 80$ 201 174 4 50 44$ 201 167 4 58$ 62 141 139$ 217 218 172 185 181 $ 416 454 241 10 152 146$ 377 - Chương [15] 150 - HVTH: Nguyễn Đức Hương Quỳnh Luận văn thạc sĩ pml C17 cm82a rd53 hwb5 squar5 C7552-119 decod sqr6 hwb6 conl rd73 sqn z4 z4ml ham7 hwb7 inc 5xpl rd84 sqr8 radd adr4 dist root dc2 misexl hwb8 mlp4 urf2 5 5 5 6 7 7 7 7 8 8 8 8 8 61 10 3 16 16 12 3 4 7 10 4 5 5 7 8 152$ 87 46 103$ 346$ 235 319 545$ 711 994 175 280 401 118 118 70$ 2740$ 1700 1144 1686 704 247 240 5075 2601 2031 550 3744 2932 10363 152 85$ 44$ 103 346 233$ 311 $ 545 707$ 990$ 169$ 276$ 401 $ 116$ 116$ 70 2740 1696$ 1140$ 1684$ 698$ 247 234$ 5059$ 2587$ 2031 544$ 3736$ 2932 10327 $ GVHD: TS Trần Hoàng Linh 377 99 154 265 442 1728 1728 1033 206 1143 2122 642 642 2140 1430 2749 622 676 727 7601 3443 1886 982 3753 - 270 81 143 269 465 942 673 206 1150 642 642 1165 2558 - 290 85 103 69 200 136 393 992 976 171 1022 1183 448 260 448 260 2477 616 604 669 618 349 618 618 1012 725 - $: biểu tượng đại diện cho trường hợp chúng tơi có kết tốt phương pháp khác trước Nhận xét: Trong EPOEM- MO-2 cột hiển thị kết thuật toán EPOEM- MO-2 với cách thực mạch sử dụng cổng dương (NOT, CNOT dương, Toffoli dương) Còn Chương HVTH: Nguyễn Đức Hương Quỳnh Luận văn thạc sĩ 62 GVHD: TS Trần Hoàng Linh EPOEM- MO-2* cột hiển thị kết thuật toán EPOEM- MO-2 với cách thực mạch có sử dụng cổng âm (CNOT âm, Toffoli bán âm, Toffoli âm) Một số trường hợp chi phí hai Tuy nhiên đa số trường hợp cách thực hóa mạch kết hợp với cổng lượng tử âm cho chi phí lượng tử thấp so với cách thực sử dụng tồn cổng lượng tử dương Kết luận: Thuật tốn đạt yêu cầu đề tối ưu hóa chi phí lượng tử so với phương pháp khác ESOP-based, cycle-based, cycle-swap Nếu so sánh với phương pháp EPOEM-MO khác không sử dụng cổng âm khơng tối ưu chi phí lượng tử tối ưu số lượng cổng sử dụng Chương HVTH: Nguyễn Đức Hương Quỳnh Luận văn thạc sĩ 63 GVHD: TS Trần Hoàng Linh CHƯƠNG 6: KẾT LUẬN 6.1 Kết luận Trong luận văn thực được: • Tìm hiểu nghiên cứu số phương pháp tổng hợp hàm đơn ngõ hàm đa ngõ hồn chỉnh • Kết hợp cổng lượng tử âm (CNOT âm, Toffoli bán âm, Toffoli âm) nhằm làm giảm chi phí lượng tử, so với cách truyền thống sử dụng toàn cổng lượng tử dương • Xây dựng cơng cụ dựa thuật tốn để tiến hành thí nghiệm, đo đạc thơng số đánh giá mạch Hạn chế: • Thuật tốn tổng hợp nhanh hạn chế số lượng biến ngõ vào Thuật toán phụ thuộc nhiều vào phần cứng bị giới hạn vùng nhớ • Do hạn chế ngơn ngữ lập trình nên cách tìm kiếm, xử lí tính tốn để tìm mạch tối ưu hóa chưa linh hoạt 6.2 Hướng phát triển Tuy tối ưu hóa giải thuật để phải tính tốn, nhung lí vùng nhớ tốc độ xử lí thiết bị thuật tốn chưa thể tổng hợp hàm có số biến lớn Có thể nghiên cứu để khác phục điểm yếu này, nâng cấp thuật tốn để tổng hợp hàm nhiều biến Tuy chi phí lượng tử có phần giảm chưa phải nhỏ Cần kết hợp thêm template để rút gọn mạch sau tổng hợp góp phần làm giảm chi phí lượng tử đạt mức nhỏ Vì vậy, cần thời gian nghiên cứu thêm cách sử dụng template, nghiên cứu đưa thêm nhiều giải pháp để thuật tốn phụ thuộc vào phần cứng có khả mở rộng thêm nhiều biến tương lai Chương HVTH: Nguyễn Đức Hương Quỳnh Luận văn thạc sĩ 64 GVHD: TS Trần Hoàng Linh PHỤ LỤC: BẢNG CHÚ THÍCH CÁC MẤU THỬ STT Hàm 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 decod24 10 17 decod24-enable 32 ex-l 82 fredkin ham3 28 miller 49 aj-ell 81 4mod7 26 cm42a 125 hwb4 12 mini-alu 84 pml 192 toffoli double wim 220 squar5 206 rd53 68 mod5mils 18 mod5d2 17 mod5dl 16 hwb5 13 cm82a 126 C17-H7 sqr6 204 mod5adder 66 hwb6 14 graycode6 ll z4ml 225 z4 224 sqn 203 rd73 69 hwb7 15 ham7 29 conl 136 urf2 73 sqrt8 205 PHỤ LỤC Ngõ vào 3 3 3 4 4 4 4 5 5 5 5 6 6 7 7 7 8 Ngõ 4 3 3 4 4 10 5 5 12 6 4 3 7 Mô tả Hàm giải mã sang * Hàm giải mã sang có chân enable * Cổng Fredkin Bảng mã hamming biến Cổng Miller * * Phần dư ngõ vào chia cho * * ALU đơn giản với biến * Cổng Toffoli kép * Hàm lấy bậc * * * * * * * Hàm lấy bậc Hàm cộng modulo * Bảng mã grey biến * * * * * Bảng mã hamming biến * * Hàm lấy bậc HVTH: Nguyễn Đức Hương Quỳnh Luận văn thạc sĩ 65 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 root 197 rd84 70 radd 193 misexl 178 hwb8 64 dist 144 dc2 143 adr4 93 urf5 76 urfl 72 hwb9 65 clip 124 x2 223 urf3 75 example2 156 alu3 97 alu2 96 urf4 89 cm85a 127 plus63mod4096_79 8 8 8 8 9 9 10 10 10 10 10 11 11 58 59 60 61 62 63 64 65 4gt4 20 4gt5 21 4gtl0 22 4gtll 23 4gtl2 24 4gtl3 25 4mod5 4sf_232 4 4 4 4 66 67 68 69 70 71 72 73 74 75 76 sym6 8newill 8newtag 8rd84fl 8rd84f2 8rd84f3 8rd84f4 5alu 5ex2 151 5ex3 152 5majority 8 8 8 5 5 PHỤ LỤC 12 GVHD: TS Trần Hoàng Linh Hàm lấy bậc * * * * * * * * * * * * * * ALU ALU * * Cộng 63 ngõ vào lấy modulo với 12 4096 * * * * * * * * * * * * * * * * * * * 5 9 10 11 HVTH: Nguyễn Đức Hương Quỳnh Luận văn thạc sĩ 77 78 79 80 81 5rd53fl 5rd53f2 5xor5 7conlfl 7conlf2 66 5 7 1 1 GVHD: TS Trần Hoàng Linh * * * * * *Những benchmark có sẵn thu thập từ Revlib’s page [16] Maslov’s page [17] PHỤ LỤC HVTH: Nguyễn Đức Hương Quỳnh Luận văn thạc sĩ 67 GVHD: TS Trần Hoàng Linh Tài Liệu Tham Khảo [1] D Maslov et al, “Toffoli network synthesis with templates,” IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, tập 24, số 6, 2005 [2] E Martin, “4 Amazing Quantum Computing Applications,” 20 Appril 2018 [Trực tuyến] Available: https://devops.com/4-amazing-quantumcomputingapplications/ [3] M Saeedi and I.L Markov, “Synthesis and Optimization of Reversible Chcuits - A Survey,” ACM Computing Surveys, 2013 [4] D.M Miller et al, “A transformation based algorithm for reversible logic synthesis,” Proceedings 2003 Design Automation Conference, 2003 [5] I M M Saeedi, “Synthesis and Optimization of Reversible Circuits - A Survey,” ACM Computing Surveys, tập 2, p 45, 2013 [6] K Datta et al, “A Cycle Based Reversible Logic Synthesis Approach,” 2013 Third International Conference on Advances in Computing and Communications, 2013 [7] A Skorupski, “Graphical Method of Reversible Circuits Synthesis,” INTL JOURNAL OF ELECTRONICS AND TELECOMMUNICATIONS, tập 63, pp 235240, 2017 [8] M.z Rahman and J.E Rice, “Templates for Positive and Negative Control Toffoli Networks,” Reversible computation 6th international conference, RC 2014, Kyoto, Japan, 2014 [9] M s a p Kemtopf, “Reducing Quantum Cost in Reversible Toffoli Circuits,” Proceedings of Reed-Muller 2011 Workshop, pp 127-136, 2011 [10] N Alhagi, M Lukac, L Tran and M Perkowski, “Two-Stage Approach to the Minimization of Quantum Chcuit Based on ESOP Minimization and Addition of a Single Ancilla Qubit,” Workshop on Post-Binary ULSI Systems,, pp 25-36, 2012 [11] A Cheng, E Tsai, M Perkowski, A Rajendar and Y Wang, “Comparison of Maslov’s Quantum Costs and LNNM Quantum Costs for Four Types of Multi-qubit Toffoli Gates,” Workshop on Post-Binary ULSI Systems, pp 81- 87, 2012 [12] c Bandyopadhyay et al, “ESOPbased synthesis of reversible circuit using improved cube list,” ProclSED, pp 26-30, 2013 [13] K Fazel, M.Thomton, and J E Rice, “ESOP based Toffoli gate cascade,” PACRIM, p 206-209, 2007 [14] J E Rice and N M Nayeem, “Ordering techniques for ESOP-based,” PacRimZOll, pp 274-279, 2011 [15] c Bandyopadhyay et al, “A Cube Pairing Approach for Synthesis of ESOP - based Reversible Circuit,” ISMVL, pp 109-114, 2014 [16] RevLib, “An Online Resource for Reversible Functions and Circuits,” [Trực tuyến] Available: http://revlib.org/ [17] D Maslov, “Reversible Logic Synthesis Benchmarks Page,” [Trực tuyến] Available: http://webhome.cs.uvic.ca/~dmaslov/ [18] M Saeedi et al, “Reversible Circuit Synthesis Using a Cycle-Based Approach,” Tài liệu tham khảo HVTH: Nguyễn Đức Hương Quỳnh Luận văn thạc sĩ 68 GVHD: TS Trần Hoàng Linh ACM Journal of Emerging Technologies in Computing Systems, tập 6, số 4, 2010 [19] M Saeedi et al, “A novel synthesis algorithm for reversible circuits,” IEEE/ACM International Conference on Computer-Aided Design, 2007 [20] G Yang et al, “A Constructive Algorithm for Reversible Logic Synthesis,” 2006 IEEE International Conference on Evolutionary Computation, 2006 [21] Y Sanaee, G w Dueck, “ESOP-based Toffoli network generation with transformations,” ISMVL, IEEE Computer Society, pp 276-281, 2010 [22] Linh Tran, Ben Schaeffer, Addison Gronquist, “Synthesis of Reversible Circuits Based on EXORs of Products of EXORs,” Transactions on Computational Science XXIV, 2014 [23] Linh Tran, Addison Gronquist, Marek Perkowski, “An Improved Factorization Approach to Reversible Chcuit Synthesis Based on EXORs of Products of EXORs,” 2016 IEEE 46th International Symposium on Multiple-Valued Logic, 2016 Tài liệu tham khảo HVTH: Nguyễn Đức Hương Quỳnh PHẦN LÝ LỊCH TRÍCH NGANG Họ tên: Nguyễn Đức Hương Quỳnh Ngày, tháng, năm sinh: 12/02/1992 Nơi sinh: TP Hồ Chí Minh Email: ndhuong.quynh @ gmail.com Địa liên lạc: 320/22A Trường Chinh, p 13, Q Tân Bình, TP Hồ Chí Minh Q TRÌNH ĐÀO TẠO • 2010 - 2015: Đại học, Ngành Điện Tử Viễn Thông, Trường Đại Học Bách Khoa Thành Phố Hồ Chi Minh • 2017 - 2019: Cao học, Ngành Kỹ Thuật Điện Tử, Trường Đại Học Bách Khoa Thành Phố Hồ Chí Minh Q TRÌNH CƠNG TÁC • 12/2014 - 10/2015: Kỹ Sư Phần Mềm, Công Ty FPT Software Hồ Chí Minh • 11/2015 - 2019: Kỹ Sư Phần Mềm, Công ty TNHH Robert Bosch Engineering and Business Solutions Việt Nam ... Kỹ thuật Điện Tử Mã số: 60520203 I TÊN ĐỀ TÀI: THUẬT TỐN TƠNG HỢP MẠCH KHẢ ĐẢO ĐA NGÕ RA HOÀN CHỈNH II NHIỆM VỤ VÀ NỘI DUNG: - Xây dựng thuật toán tổng hợp mạch khả đảo cho hàm hồn chỉnh đa ngõ. .. hàm boolean hoàn chỉnh đơn ngõ để xây dựng nên thuật toán tổng hợp mạch khả đảo âm áp dụng cho hàm logic đa ngõ hồn chỉnh • Tạo thuật tốn tổng hợp mạch khả đảo âm với thời gian tổng hợp nhanh,... phí, kích thước mạch thời gian tổng hợp Do đó, việc chọn đề tài Thuật tốn tổng hợp mạch khả đảo đa ngỏ hoàn chỉnh nhằm mục đích kế thừa phát triển thuật tốn tổng hợp mạch khả đảo đến mức tối