1. Trang chủ
  2. » Giáo án - Bài giảng

Bài giảng Thiết kế luận lý 1: Chương 5 - Nguyễn Quang Huy (tt)

50 69 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 50
Dung lượng 5,26 MB

Nội dung

Bài giảng Thiết kế luận lý 1 - Chương 5: Flip-Flop và mạch tuần tự cung cấp cho người học các kiến thức: Giới thiệu mạch tuần tự, Flip-Flop NAND, NOR, clocked Flip-Flop, Flip-Flop với ngõ nhập bất đồng bộ,... Mời các bạn cùng tham khảo.

dce 2014 Khoa KH & KTMT Bộ môn Kỹ Thuật Máy Tính CuuDuongThanCong.com https://fb.com/tailieudientucntt dce 2014 Tài liệu tham khảo • “Digital Systems, Principles and Applications”, 11th Edition, Ronald J Tocci, Neal S Widmer, Gregory L Moss 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt dce 2014 Flip-Flop mạch CuuDuongThanCong.com https://fb.com/tailieudientucntt dce 2014 Nội dung • • • • • Giới thiệu mạch Flip-Flop NAND, NOR Clocked Flip-Flop Flip-Flop với ngõ nhập bất đồng Các vấn đề thời gian 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt dce 2014 Giới thiệu • Mạch tổ hợp khơng có nhớ • Hầu hết hệ thống tạo thành từ mạch tổ hợp phần tử nhớ 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt dce 2014 Giới thiệu (tt) • Phần mạch tổ hợp nhận tín hiệu từ input từ output phần tử nhớ (memory elements) • Output hệ thống hàm chức lấy tín hiệu input ngồi thơng tin từ phần tử nhớ • Phần tử nhớ quan trọng flip-flop (FF) (được tạo từ cổng logic) – Bản thân cổng logic khả nhớ – FF: kết nối cổng logic theo cách mà thơng tin lưu trữ 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt dce 2014 Giới thiệu (tt) • FF có trạng thái SET : Q=1, Q’=0 - trạng thái HIGH CLEAR/RESET: Q=0, Q’=1 - trạng thái LOW FF cịn có tên gọi khác Latch (cài) 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt dce 2014 NAND Gate Latch • FF xây dựng từ cổng NAND cổng NOR • FF tạo thành từ cổng NAND gọi NAND gate latch hay latch • Ngõ cổng NAND-1 nối vào ngõ nhập cổng NAND-2 ngược lại • Output đặt tên Q Q’ (Q Q’ ngược điều kiện bình thường – X/X’, A/A’ ) • Có input: – SET input: set Q = – CLEAR input : set Q = 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt dce 2014 NAND Gate Latch • Khi SET = CLEAR = mạch NAND latch có trường hợp xảy – Ngõ xuất phụ thuộc vào trạng thái ngõ nhập trước 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt dce 2014 NAND Gate Latch • Setting: xảy SET input có xung xuống CLEAR input – Trường hợp Q = 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt 10 dce 2014 Asynchronous Inputs (bất đồng bộ) 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt 36 dce 2014 FF – Vấn đề thời gian • Setup and Hold time 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt 37 dce 2014 FF – Vấn đề thời gian (tt) • Trễ lan truyền (Propagation delay) – Giá trị tối đa (Maximum): vài ns đến 100ns 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt 38 dce 2014 FF – Vấn đề thời gian (tt) • Maximum clock frequency • Clock pulse high or low times • Clock transition times 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt 39 dce 2014 FF – Vấn đề thời gian (tt) 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt 40 dce 2014 FF – Vấn đề thời gian (tt) 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt 41 dce 2014 Ứng dụng FF • 74LS74 (D-FF positive-edge) • 74LS73 (JK-FF, negative-edge) • Lưu trữ liệu truyền liệu – Thường sử dụng FF để lưu trữ liệu hay thông tin Dữ liệu lưu trữ theo nhóm FF gọi register (thanh ghi) – Các hoạt động thường thực với liệu lưu register truyền liệu (data transfer) 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt 42 dce 2014 Ứng dụng FF (1) • Truyền liệu song song (Parallel transfer) 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt 43 dce 2014 Ứng dụng FF (2) • Thanh ghi dịch (shift register) 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt 44 dce 2014 Ứng dụng FF (3) • Chia tần số đếm (Frequency division and counting) 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt 45 dce 2014 Ứng dụng FF (3) • Hoạt động đếm sơ đồ chuyển trạng thái (state transition diagram) 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt 46 dce 2014 Ứng dụng FF (3) • Mod number – MOD number: số trạng thái chuỗi đếm – Bộ đếm ví dụ trước có 23=8 trạng thái khác nhau(000 tới 111) Bộ đếm gọi đếm MOD-8 – Nếu có FF chuỗi trạng thái đếm từ 0000 đến 1111(có 16 trạng thái) Và gọi đếm MOD-16 – Bộ đếm MOD-2N có khả đếm tới 2N -1 sau quay trạng thái 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt 47 dce 2014 Thiết bị Schmitt-trigger 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt 48 dce 2014 Mạch tạo xung clock • Bộ dao động Schmitt-trigger 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt 49 dce 2014 Mạch tạo xung clock • IC định thời (timer) 555 4/22/2014 Logic Design CuuDuongThanCong.com ©2014, CE Department https://fb.com/tailieudientucntt 50 ... https://fb.com/tailieudientucntt dce 2014 Flip-Flop mạch CuuDuongThanCong.com https://fb.com/tailieudientucntt dce 2014 Nội dung • • • • • Giới thiệu mạch Flip-Flop NAND, NOR Clocked Flip-Flop Flip-Flop với ngõ nhập bất... Clocked FFs • Hầu hết hệ thống số hoạt động chế độ đồng (Synchronous) – Dễ thiết kế – Dễ sửa chữa • Clocked FF thiết kế để có thay đổi trạng thái clock trạng thái output thay đổi theo 4/22/2014... Department https://fb.com/tailieudientucntt 41 dce 2014 Ứng dụng FF • 74LS74 (D-FF positive-edge) • 74LS73 (JK-FF, negative-edge) • Lưu trữ liệu truyền liệu – Thường sử dụng FF để lưu trữ liệu hay

Ngày đăng: 11/01/2020, 20:40

TỪ KHÓA LIÊN QUAN

w