Giáo trình Vi mạch số

Giới thiệu về các cơ số 2,8,10,16 và phép tính, chuyển đổi giữa các cơ số, đồng thời trình bày về mã BCD , mã ASSCI ứng dụng trong máy tính giải, mã Led 7 đoạn Chương 2 : Cổng logic và đ

LỜI NÓI ĐẦU

Trong thời đại phát triển mạnh về công nghệ số như hiện nay, việc truyền dẫn thông tin thu phát đều cần được mã hóa và tích hợp cao nhằm tiết kiệm băng tần, hạn chế nhiễu, giảm thiểu rủi ro nhờ tính bảo mật tốt Vi mạch số là môn học hữu ích cho sinh viên khối kỹ thuật nhất là sinh viên ngành điện - điện tử Mọi sinh viên ngành điện đều cần nắm vững cơ sở lý thuyết để tạo nền tảng cho việc học tiếp các môn chuyên ngành như vi xử lý Từ đó có thể thiết kế các mạch ứng dụng như mạch đồng hồ, mạch đếm sản phẩm, mạch đèn giao thông, mạch quang báo …

Trên thị trường hiện nay tài liệu về vi mạch số khá nhiều, tuy nhiên lại đề cập đến nhiều mảng nội dung khác nhau, mỗi sách viết một kiểu, điều này gây không ít khó khăn cho sinh viên trong việc tìm kiếm một tài liệu phù hợp Nhằm giúp sinh viên Khoa Điện - Điện tử của Trường Cao đẳng Giao thông vận tải TP Hồ Chí Minh có một cuốn tài liệu tham khảo học tập theo sát chương trình và mục tiêu đào tạo của Trường, được sự quan tâm của Trưởng khoa, Ban Giám hiệu, các Thầy, Cô khoa KT Điện - Điện tử tiến hành biên soạn cuốn “Giáo trình Vi mạch số”

Nội dung cuốn giáo trình vi mạch số gồm 9 chương được giảng dạy trong thời lượng 60 tiết Trong đó chủ biên Thầy Nguyễn Trọng Trung biên soạn 3 chương đầu

Chương 1: Hệ thống số và mã số

Giới thiệu về các cơ số 2,8,10,16 và phép tính, chuyển đổi giữa các cơ số, đồng thời trình bày về mã BCD , mã ASSCI ứng dụng trong máy tính giải, mã Led 7 đoạn

Chương 2 : Cổng logic và đại số BOOLE

Chương này lại cho biết về ký hiệu, phương trình các cổng như NOT, AND, OR… từ đó dùng phép toán đại số BOOLE hoặc lập bìa Karnaugh để rút gọn các hàm logic nhằm đơngiản hóa sơ đồ

Chương 3 : Cổng logic TTL

Trong chương này trình bày đặc điểm cấu tạo của các cổng logic với công nghệ

Transistor – Transistor Qua đó xác định tầm giá trị điện áp ở mức cao, mức thấp cũng như cho biết cách giao tiếp với tải AC / DC

Nội dung ba chương tiếp theo được biên soạn bởi Thầy Võ Minh Trí

Khoa KT Điện - Điện tử Trang 1

Chương 4 : Cổng logic CMOS

Cho biết các đặc tính điện của công nghệ CMOS, có nhiều ưu điểm nổi bậc về khả năng chống nhiễu cũng như khả năng giao tiếp tải AC / DC

Chương 5: Mạch tuần tự Flip-Flop và ghi dịch

Trình bày về một mạch điện có đặc tính nhớ nghĩa là ngỏ ra phụ thuộc vào trạng thái ngỏ vào và trạng thái ngỏ ra trước đó đó là các mạch RS – FF; JK – FF; T – FF; D – FF đồng thời cho biết các ứng dụng của nó trong việc thiết kế mạch đếm, thanh ghi dịch

Chương 6: Dao động và Định giờ

Trong chương sẽ cho chúng ta các sơ đồ mạch tạo xung dao động, đặc biệt là các mạch tạo xung vuông dùng làm xung kích, xung đồng hồ ( xung Clock) và mạch đơn ổn dùng các cổng logic như NAND , NOR

Tiếp theo, ba chương cuối được biên soạn bởi Thầy Nguyễn Đức Lợi

Chương 7: Mạch tổ hợp MSI

Giới thiệu về mạch tổ hợp từ các cổng logic, đặc tính ngỏ ra chỉ phụ thuộc vào ngỏ vào, qua đó giúp sinh viên tìm hiểu về cách mã hóa, giải mã một tín hiệu trong việc truyền thông tin, kết hợp với đó là các mạch đa hợp (ghép kênh) và giải đa hợp ( phân kênh) Chương 8: Bộ nhớ ROM và RAM

Chương này giới thiệu về một bộ nhớ dùng lưu trữ và truy xuất thông tin, nhằm giúp sinhviên xác định được dung lượng bộ nhớ, cách thức ghi/ đọc dữ liệu cũng như phương pháp

mở rộng bộ nhớ Qua đó trình bày đặc điểm của các bộ nhớ như MROM; PROM;

EPROM; EEPROM, các loại RAM tĩnh, RAM động và cách làm tươi RAM

Chương 9: Ứng dụng bộ chuyển đổi số – tương tự, tương tự – số

Đây là nôi dung quan trọng trong việc xử lý tín hiệu, trong tự nhiên các tín hiệu như nhiệt

độ, âm thanh, ánh sáng, hình ảnh là các tín hiệu tương tự việc xử lý rất phức tạp trong việc thiết kế mạch do đó nó được chuyển sang tín hiệu số, sau đó được biến đổi ngược lạithành tín hiệu ban đầu Chương này giúp sinh viên xác định được các thông số đặc trưng của mạch ADC/ DAC, từ đó tính toán, thiết kế mạch theo yêu cầu

Trong quá trình thực hiện cuốn giáo trình vi mạch số nhóm tác giả có tham khảo tài liệu

từ các trường đại học trong khu vực và cũng nhận được khá nhiều đóng góp ý kiến từ các đồng nghiệp nhằm giúp giáo trình hoàn thiện hơn, nhóm tác giả chân thành cảm ơn

Khoa KT Điện - Điện tử Trang 2

Do Trường vừa chuyển lên cao đẳng và đối tượng sinh viên cao đẳng ngành điện đến nay chỉ là khóa thứ 2, nên cuốn giáo trình không tránh khỏi thiếu xót, nhóm tác giả mong đónnhận sự góp ý từ Hội đồng và các bạn đọc gần xa.

hệ thường được dùng để diễn tả các vấn đề mang tính logic sử dụng trong các lĩnh vựcĐiện tử - Tin học công nghệ số

Ngoài ra trong chương cũng giới thiệu về các mã khác như mã BCD, mã ACCI đượcdùng nhiều trong các mạch mã hóa và giải mã được giới thiệu trong chương sau

Nội dung chương I gồm các phần:

1. Hệ số nhị phân (BINARY SYSTEM)

Hệ thống số nhị phân sử dụng 2 số tự nhiên đó là 0 và 1 dùng để diễn tả một đại lượngnào đó Một dãy số nhị phân được biểu diễn như sau:

bn-1bn-2…b1b0 , b-1b-2…b-m

Nếu chỉ tính phần nguyên ta có dãy số nhị phân n số hạng như sau: bn-1bn-2…b1b0

Theo qui ước mỗi số hạng đươc gọi là 1 bit ( binary digit), bit tận cùng bên trái gọi làbit có giá trị cao nhất (MSB - Most Significant Bit), bit tận cùng bên phải gọi là bit cógiá trị thấp nhất (LSB -Least Significant Bit )

Trong dãy số nhị phân gồm n số hạng sẽ có 2n giá trị khác nhau với giá trị thấp nhất

là 0…000 còn giá trị cao nhất là 1…111; Trọng số các bit từ thấp đến cao lần lượt là1,2,4,8…Như vậy trọng số của hai số hạng kề cận nhau chênh nhau 2 lần

Người ta thường dùng chữ b (hay số 2 ở chân) sau con số để chỉ số nhị phân

Khoa KT Điện - Điện tử Trang 4

Word = 16bit/8bit

Các phép toán của hệ số nhị phân

 Phép cộng : Là phép tính cơ bản nhất, làm nền tảng cho các phép toán khác

Lưu ý: 0 + 0 = 0 ; 0 + 1 = 1 ; 1 + 1 = 0 nhớ 1 ( GỞI qua BIT cao hơn)

Khi cộng nhiều số nhị phân cùng một lúc ta nên thực hiện nhanh bằng cách :

- Đếm số bit 1 nếu chẵn, thì kết quả là 0; ví dụ: 1 + 1 + 1 + 1 = 0

- Đếm số bit 1 nếu lẻ thì kết quả là 1; ví dụ: 1 + 1 + 1 = 1

- Đồng thời cứ 1 cặp số 1 thì cho ta 1 số nhớ ; ví dụ: 1 + 1 + 1 + 1 + 1= 1 nhớ 2 số 1

Ví dụ : cộng hai số nhị phân :

 Phép trừ : Thực hiện như sau

0 - 0 = 0 ; 1 - 0 = 1 ; 1 - 1 = 0 ; 0 - 1 = 1 (nhớ 1 cho bit cao hơn)

Ví dụ: trừ hai số nhị phân

 Phép nhân :Thực hiện nhân từ trái sang phải từng bit một rồi cộng lại, cần lưu ý

0 0 = 0; 0 1 = 0; 1 1 = 1;

Ví dụ: nhân hai số nhị phân

2. Hệ thống số bát phân (OCTAL SYSTEM)

Hệ OCTAL sử dụng 8 chữ số tự nhiên đầu tiên: 0, 1, 2, 3, 4, 5, 6, 7 và cũng tuân theoluật vị trí xác định trong số thập phân 8k (k=…-2,-1,0,1,2…)

Một dãy Octal được biểu diễn như sau:

On-1On-2…O1O0 , O-1O-2…O-m

Theo đó trong dãy số bát phân có n số hạng thì có 8n giá trị khác nhau với giá trị thấpnhất là 0…000 còn giá trị cao nhất là 7…777 Trọng số các số hạng từ thấp đến cao lầnlượt là 1, 8, 64… như vậy trọng số hai số hạng kề cận nhau chênh nhau 8 lần

Người ta thường dùng chữ Þ (hay số 8 ở chân) sau con số để chỉ số bát phân

Ví dụ 2: Trừ hai số bát phân

Ví dụ 3: Nhân hai số bát phân

3. Hệ thống số thập phân ( DECIMAL SYSTEM )

Trong hệ thập phân người ta sử dụng gồm 10 ký số tự nhiên từ 0 đến 9 Một dãy sốthập phân được biểu diễn: dn-1…d2d1d0 , d-1d-2…d-m

Qui ước với phần nguyên từ phải sang trái vị trí các hạng tử thể hiện hàng đơn vị,hàng chục, hàng trăm, hàng nghìn…và ngược lại phần thập phân từ trái qua phải là phầnchục,phần trăm, phần nghìn…

Ví dụ: Cho số 267,81 là số thập phân với phần nguyên là 267 và phần lẻ là 0,81

được biểu diễn như sau: 261,81 (10) =2.10 2 +6.10 1 +7.10 0 +8.10 -1 +1.10 -2 = 261,81

Trong dãy số thập phân có n số hạng sẽ có 10n giá trị khác nhau với giá trị thấp nhất là0…000 còn giá trị cao nhất là 9…999; và trọng số hai số hạng kề cận chênh nhau 10 lần

4. Hệ thống số thập lục phân (Hexadecimal system)

Hệ HEX sử dụng 16 ký tự bao gồm 10 số tự nhiên và 6 chữ cái in hoa đầu tiên: 0, 1,

2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F để diễn tả 16 số thập phân từ 0 đến 15 Trong đó Atương đương 1010, …, F tương đương 1510

Lý do dùng hệ thập lục phân là vì một số nhị phân 4 bit có thể diễn tả được 24=16 giátrị khác nhau, nên rất thuận tiện nếu có một hệ thống số nào đó chỉ dùng một ký tự mà cóthể tương ứng với số nhị phân 4 bit,giúp việc viết đơn giản hơn

Vị trí các ký tự với một số thập lục phân thể hiện trọng số 16n (n =0, 1, 2…).Một dãy

số Hex được biểu diễn: hn-1hn-2…h1h0

Như vậy trong dãy số Hexa gồm n số hạng thì có 16n giá trị khác nhau với giá trị thấpnhất là 0…000 còn giá trị cao nhất là F…FFF: Trọng số các bit từ thấp đến cao lần lượt là

1, 16, 256, 4096…như vậy trọng số hai số hạng kề nhau chênh nhau 16 lần

Người ta thường dùng chữ H (h) hoặc con số 16 ở chân để chỉ số thập lục phân

Ví dụ : 23A,B5h ; 45A8,FD1CH ; (AD9,80B)16

Các phép toán của hệ số thập lục phân cũng tương tự như ở hệ thập phân

Khoa KT Điện - Điện tử Trang 6

Ví dụ 1: Cộng hai số thập lục phân

Ví dụ 2: Trừ hai số thập lục phân

Ví dụ 3: Nhân hai số thập lục phân

5. Chuyển đổi giữa các hệ đếm

 Chuyển đổi số nhị phân sang số thập phân

Qui tắc:

bn-1bn-2…b1b0,b-1b-2…b-m = bn-12n-1+…+b1.21+b0.20+b-1.2-1+b-22-2+b-m2-m = A(10)

Ví dụ: Tìm giá trị thập phân tương ứng của số nhị phân sau

11011(2) = 1.24+1.23+0.22+1.21+1.20 = 16+8+0+2+1 = (27)10 = 27

 Chuyển đổi số thập phân sang số nhị phân

+ Chuyển đổi phần nguyên

Qui tắc: Lấy phần nguyên của số A(10) chia 2 và lấy phần dư

- Phần dư đầu tiên cuả phép chia là bit LSB

- Phần dư cuối cùng của phép chia là bit MSB

Ví dụ: Tìm giá trị nhị phân tương ứng phần nguyên của số thập phân sau

Quy tắc: Lấy phần thập phân của số thập phân tương ứng nhân 2 rồi ghi phần nguyên củakết quả phép nhân, sau đó lấy phần lẻ tiếp tục nhân 2 cho đến khi phần lẻ bằng 0

Ví dụ : Đổi phần lẻ của số thập phân A10 = 34, 47

Khoa KT Điện - Điện tử Trang 7

- Phần nguyên ta tiến hành như ở trên, nên không nhắc lại.

 Chuyển đổi bát phân sang thập phân

Về nguyên tắc giống như cách thức chuyển đổi ở hệ nhị phân sang thập phân

0n-10n-2…0100 = 0n-18n-1+…+01.81+00.80 = A(10)

Ví dụ: Chuyển số bát phân sang thập phân

2345(8) = 2.83+3.82+4.81+5.80 =1024+192+32+5 = 1253

 Chuyển đổi số thập phân sang số bát phân

Tương tự như qui luật đã làm ở hệ 10 sang hệ 2, nhưng ở đây ta thay 2 thành 8

Ví dụ: Tìm giá trị bát phân tương ứng của số thập phân sau

 Chuyển đổi qua lại giữa số bát phân và số nhị phân

Vì 23 = 8 ta phân tích 1 số hạng ở bát phân thành 3 bit ở nhị phân và ngược lại Chúng

Bảng 1.1 : Bảng chuyển đổi giữa các hệ thống số

Ví dụ: Chuyển số bát phân sau sang hệ nhị phân

(37,52)8

Kết quả: (37,52)8 = (11111, 10101)2

 Chuyển đổi hệ thập lục phân sang thập phân

Tương tự như các hệ 2, hệ 8 đổi sang thập phân

Ví dụ: Tìm giá trị thập phân của số thập lục phân sau

12A16 = 1.162+2.161+10.160 = 256+256+10 = 522(10)

 Chuyển đổi số thập phân sang số thập lục phân

Tương tự như thực hiện chuyển đổi từ A(10) sang A(2), A(8) ta cũng tuân thủ nguyên tắcchia A(10) cho 16 lấy phần dư

Ví dụ: Tìm giá trị thập lục phân của số thập phân: A(10) =90 ; A(16) =?

 Chuyển đổi số thập lục phân sang số nhị phân

Tương tự như chuyển đổi từ A(8) sang A(2) ta tiến hành biểu diễn nhóm 4 bit tương ứngvới 1 kí tự ở hệ thập lục phân

Ví dụ: A(16)= 2C3E => A(2)= 0010 1100 0011 1110;

A(16)= 97BF => A(2)= 1001 0111 1011 1111;

6. Mã BCD (Binary - Code – Decimal)

Nếu biểu diễn từng số hạng của một số thập phân bằng giá trị nhị phân tương đương,

kết quả là mã thập phân được mã hóa thành mã nhị phân (Binary - Code – Decimal, viết tắt là BCD), vì kí số thập phân lớn nhất là 9, nên cần 4 bit để mã hóa số thập phân.

Ví dụ: Đổi số thập phân 2564 sang mã BCD

Ví dụ: Đổi số ở mã BCD sang hệ thập phân

0010 1000 0001 0010(BCD)<=> 2812(10)

0001 1001 1100 0011(BCD) <=> có lỗi trong số BCD này

Ưu điểm của mã BCD này là dễ dàng chuyển đổi từ số thập phân sang nhị phân vàngược lại Chỉ cần nhớ nhóm mã 4 bit ứng với các kí số từ 0 đến 9 Ưu điểm này đặc biệtquan trọng xét từ góc độ phần cứng, bởi vì trong các thiết bị số, chính mạch logic thựchiện tất cả chuyển đổi qua lại hệ thập phân

 So sánh BCD và nhị phân:

Cần phải nhận ra rằng BCD không phải là hệ thống số như hệ thống số thập phân.Thật ra, BCD là hệ thập phân với từng kí số được mã hóa thành giá trị nhị phân tươngứng Mã nhị phân quy ước biểu diễn số thập phân hoàn chỉnh ở dạng nhị phân; còn mãBCD chỉ chuyển đổi từng kí số thập phân sang số nhị phân tương ứng

Ví dụ: lấy số 40 so sánh mã BCD với mã nhị phân

Khoa KT Điện - Điện tử Trang 10

40(10)=10100(2) ; 40(10)=0100 0000(BCD)

Để biểu diễn số, mã BCD cần 8 bit, trong khi mã nhị phân quy ước cần 5 bit MãBCD cần nhiều bit hơn để biểu diễn các số thập phân nhiều ký số Điều này là do mãBCD không sử dụng tất cả các nhóm 4 bit có thể

 Ứng dụng của mã BCD:

Mã BCD dược sử dụng rộng rãi trong lĩnh vực điện tử, khi cần hiển thị các giá trị sốtrên các hệ thống quang báo (như led 7 đoạn) mà không cần đến sự hỗ trợ của vi sử lý chỉcần dùng các IC giải mã, mã hóa BCD

tự khác Ta có thể nói rằng mã chữ số biểu diễn mọi kí tự và chức năng có trên bàn phímmáy tính

Mã chữ số được sử dụng rộng rãi nhất hiện nay là mã ASCII (America Standard Codefor Information Interchange)

Mã ASCII ( đọc là “aski”) là mã 7 bit, nên có 27 =128 nhóm mã, quá đủ để biểu thịcác kí tự của một bàn phím chuẩn cũng như các chức năng điều khiển Bảng 1.3 minh

Khoa KT Điện - Điện tử Trang 11

Khoa KT Điện - Điện tử Trang 12

Câu 2: Đổi các số theo yêu cầu:

Câu 6: Đổi sang mã ASCII các ký tự sau: ‘ HOC MAI’

Khoa KT Điện - Điện tử Trang 13

Chương 2 – CỔNG LOGIC VÀ ĐẠI SỐ BOOLE

Năm 1854 Georges Boole, một triết gia người Anh đồng thời cũng là một nhà toánhọc đã đề xuất ra mệnh đề logic, trong đó chỉ dùng một trong hai từ đúng hoặc sai (yes/no), từ đó hình thành môn Đại số Boole Đây là môn toán học dùng hệ thống số nhị phânđược ứng dụng trong kỹ thuật chính là các mạch logic, nền tảng của kỹ thuật số

Chương này giới thiệu về ý nghĩa của mức logic 0 và logic 1, ký hiệu và phương trìnhcác cổng logic cơ bản: NOT, AND, OR … và sử dụng phép toán đại số Boole cũng như

sử dụng bìa Karnaugh trong việc đơn giản hàm logic

Nội dung chương 2 gồm có:

1 Trạng thái logic 1 và 0

2 Hàm và cổng logic

3 Đại số BOOLE

4 Phương pháp Karnaugh

5 Áp dụng các định lý BOOLE để rút gọn các biểu thức logic

Khoa KT Điện - Điện tử Trang 14

 Trạng thái logic: Một vấn đề trong thực tế thường cónhiều cách biểu diễn nhưng khi xét về mặt logic ta chỉ xét

có hai trạng thái mà thôi Ví dụ: Rơle có hai cách biểu diễn

là rơle đóng, rơle mở Vậy đóng, mở là hai trạng thái của nó

 Biến logic: Đặc trưng cho trạng thái logic, khi đó ta dùng hai ký số 0 và 1 để biểudiễn cho hai trạng thái logic Ví dụ: Thay vì nói hai trạng thái tắt/dẫn của Diode ta cóthể nói Diode ở mức logic 0/1

 Hàm logic: tập hợp gồm nhiều biến logic quan hệ nhau theo phép toán logic Cũnggiống như biến logic, hàm logic có hai mức logic là 0 / 1 tùy theo từng điều kiện củabiến Ví dụ: cho mạch điện gồm hai công tắt A và B điều khiển đèn, khi đó hai công

Khoa KT Điện - Điện tử Trang 15

tắt chính là hai biến A, B và trạng thái của đèn là hàm logic phụ thuộc vào trạng tháicủa A, B Trạng thái đèn chỉ có hai trạng thái sáng/ tắt do đó hàm logic chỉ ở mức 0/1.

Hình 2.3: Sơ đồ điều khiển đèn

Có thể biểu diễn hai mức logic 0/1 theo dạng sóng xung vuông

Hình 2.4: Dạng sóng xung vuông diễn tả hai mức logic 0/1

Cổng không đảo hay còn gọi là cổng đệm (BUFFER)

Hình 2.5 : Kí hiệu cổng Buffer Bảng 2.1: Bảng trạng thái Phương trình logic mô tả trạng thái hoạt động của cổng: Y = X

Khoa KT Điện - Điện tử Trang 16

Mở (0) Mở (0) Tắt (0)

Mở (0) Đóng (1) Tắt (0) Đóng (1) Mở (0) Tắt (0) Đóng (1) Đóng (1) Sáng (1)

Trong đó: X là đầu vào có trở kháng vào vô cùng lớn → do đó cổng không đảo

không có khả năng hút dòng lớn ở ngõ vào Với đầu ra Y có trở kháng ra nhỏ → cổngđệm có khả năng cung cấp dòng đầu ra lớn Người ta sử dụng cổng đệm không đảo nhằm:

Hình 2.6 : Kí hiệu cổng NOT Bảng 2.2: Bảng trạng thái

Phương trình logic mô tả hoạt động của cổng ĐẢO:

Dạng sóng vào, ra cổng NOT với ngỏ vào x, ngỏ ra lấy đảo

Hình 2.7: Giản đồ thời gian ngỏ ra cổng NOTCổng đảo giữ chức năng như một cổng đệm, nhưng người ta gọi là đệm đảo vì tínhiệu đầu ra ngược pha với tín hiệu đầu vào

Cổng AND là cổng logic thực hiện chức năng của phép toán nhân logic của các đầuvào và một đầu ra, phương trình logic mô tả hoạt động của cổng AND: Y = X1.X2

Hình 2.8 : Kí hiệu cổng AND Bảng 2.3: Bảng trạng thái cổng AND

Từ bảng trạng thái này ta có nhận xét: đầu ra Y chỉ bằng 1 (mức logic 1) khi cả haiđầu vào đều bằng 1, đầu ra Y bằng 0 (mức logic 0) khi có một đầu vào bất kỳ (X1hoặcX2) ở mức logic 0

Dạng sóng ngỏ vào, ra của cổng AND hai ngỏ vào x, y và ngỏ ra z

Hình 2.9: Giản đồ thời gian ngỏ ra cổng ANDXét trường hợp tổng quát cho cổng AND có n đầu vào X1, X2…Xn:

Hình 2.10: Ký hiệu và phương trình ngỏ ra cổng AND nhiều ngỏ vào

Vậy đặc điểm của cổng AND là: đầu ra Y chỉ bằng 1 khi tất cả các đầu vào đều bằng

1, đầu ra Y bằng 0 khi có ít nhất một đầu vào bằng 0

 Sử dụng cổng AND để đóng mở tín hiệu: Xét cổng AND có hai đầu vào X1 và X2, với

X1: đầu vào điều khiển; X2: đầu vào dữ liệu

Ta nói cổng AND mở cho dữ liệu đưa vào đầu vào X2 qua cổng AND đến đầu ra.

 Sử dụng cổng AND để tạo ra cổng logic khác: Nếu ta sử dụng hai tổ hợp đầu và cuốitrong bảng giá trị của cổng AND và nối cổng AND theo sơ đồ :

Hình 2.11 : Cổng AND dùng như cổng đệm Thì chúng ta có thể sử cổng AND để tạo ra cổng đệm: Y = X

Trong thực tế, có thể tận dụng hết các cổng chưa dùng trong IC để thực hiện chứcnăng của các cổng logic khác Vài IC cổng AND như : IC 74HC08; IC 74LS08

Hình 2.12 : Sơ đồ chân IC 74LS08

2.4 Cổng OR (Hoặc)

Là cổng thực hiện chức năng của phép toán cộng logic, cổng OR có 2 đầu vào và 1đầu ra có ký hiệu như hình vẽ :

Hình 2.13 : Kí hiệu cổng AND hai ngỏ vào Bảng2.4: Bảng trạng thái cổng OR

Khoa KT Điện - Điện tử Trang 19

Phương trình logic mô tả hoạt động của cổng OR :

Dạng sóng vào ,ra cổng OR với hai ngỏ vào x,y và ngỏ ra z

Hình 2.14 : Giản đồ dạng sóng ngỏ ra cổng OR

Xét trường hợp tổng quát với cổng OR có n đầu vào, phươngtrình logic :

Hình 2.15 : Cổng OR có n ngỏ vào Đặc điểm của cổng OR là : tín hiệu đầu ra chỉ bằng 0 khi và chỉ khi tất cả các đầu vàođều bằng 0, ngược lại tín hiệu đầu ra bằng 1 khi chỉ cần ít nhất một đầu vào bằng 1

 Sử dụng cổng OR để đóng mở tín hiệu: Xét cổng OR có hai đầu vào x1, x2 Nếu chọn

X1 là đầu vào điều khiển, X2 đầu vào dữ liệu, ta có trường hợp cụ thể sau đây :

- → Ta nói cổng OR khoá không cho dữ liệu đi qua

- → Cổng OR mở cho dữ liệu vào đầu vào X2

Hình 2.16 : Cổng OR mở dữ liệu Hình 2.17 : Cổng OR khóa dữ liệu

Khoa KT Điện - Điện tử Trang 20

 Sử dụng cổng OR để thực hiện chức năng cổng logic khác : Ta sử dụng hai tổ hợp giátrị đầu và cuối của bảng trạng thái của cổng OR và nối mạch cổng OR như sau :

Hình 2.20 : Sơ đồ tương đương cổng NAND Hình 2.21 : Ký hiệu cổng NANDPhương trình logic mô tả hoạt động của cổng NAND 2 đầu vào:

Vậy, đặc điểm của cổng NAND là : tín hiệu đầu ra chỉ bằng 0 khi tất cả các đầu vào đều bằng 1, tín hiệu đầu ra sẽ bằng 1 khi chỉ cần ít nhất 1 đầu vào bằng 0

 Sử dụng cổng NAND để mở tín hiệu: Xét cổng NAND có 2 đầu vào : chọn x1 là đầu vào điều khiển, x2 là đầu vào dữ liệu Khi :

Khoa KT Điện - Điện tử Trang 21

- → cổng NAND khoá

Hình 2.22 : Khóa dữ liệu Data Hình 2.23 : Cho phép truyền dữ liệu

 Sử dụng các cổng NAND để tạo các cổng logic khác :

- Dùng cổng NAND để tạo cổng NOT :

- Dùng cổng NAND tạo cổng OR:

Khoa KT Điện - Điện tử Trang 22

Hình 2.27: Cách tạo cổng ORCác IC thường gặp : 74LS32

Hình 2.28: Sơ đồ chân IC 74LS32 Bảng 2.5: Bảng trạng thái cổng NAND

2.6 Cổng Hoặc – Không (NOR)

Là cổng thực hiện chức năng của phép toán cộng đảo logic Cổng có 2 đầu vào vàmột đầu ra có ký hiệu như hình vẽ:

Hình 2.29: Ký hiệu cổng NOR Bảng 2.6: Trạng thái cổng NOR

Phương trình logic mô tả trạng thái hoạt động của cổng:

Xét trường hợp tổng quát cho cổng NOR có n đầu vào:

Vậy đặc điểm của cổng NOR là: Tín hiệu đầu ra chỉ bằng 1 khi tất cả các đầu vàođều bằng 0, tín hiệu đầu ra sẽ bằng 0 khi có ít nhất 1 đầu vào bằng 1

 Sử dụng cổng NOR để đóng mở tín hiệu: Xét cổng NOR có 2 đầu vào, chọn x1 làđầu vào điều khiển, x2 là đầu vào dữ liệu Ta có:

Khoa KT Điện - Điện tử Trang 23

- ta nói cổng NOR khoá không cho dữ liệu đi qua.

⇒ ta nói cổng NOR mở cho dữ liệu vào đầu vào x2 qua cổng NOR đến đầu ra y

 Sử dụng cổng NOR để thực hiện chức năng cổng logic khác:

- Dùng cổng NOR làm cổng NOT:

Hình 2.30: Cách tạo cổng NOT

Hình 2.36: Ký hiệu cổng EXOR Bảng 2.7: Trạng thái cổng EXOR

Phương trình trạng thái mô tả hoạt động:

Khoa KT Điện - Điện tử Trang 25

Hình 2.37: Cổng XOR dùng các cổng cơ bảnCổng XOR được dùng để so sánh 2 tín hiệu vào:

- Nếu hai tín hiệu vào là bằng nhau thì tín hiệu đầu ra bằng 0

- Nếu hai tín hiệu vào là khác nhau thì tín hiệu đầu ra bằng 1

Một tính chất rất quan trọng của cổng EX-OR: Tương đương với một cổng đảo khi

có một ngã vào nối lên mức cao Tương đương với một cổng đệm khi có một ngã vào nốixuống mức thấp

Hình 2.38: Cách biến đổi thành cổng đệm, cổng đảoCác tính chất của phép toán EXOR:

IC thường gặp : IC 74LS86

Khoa KT Điện - Điện tử Trang 26

Thí dụ: Vẽ mạch tương đương của cổng EX-OR dùng toàn cổng NAND

Khoa KT Điện - Điện tử Trang 27

Hình 2.41 Cổng EXNOR dùng toàn cổng NAND

- Phân bố đối với phép nhân: A (B + C) = A B + A C

- Phân bố đối với phép cộng: A + (B C) = (A + B) (A + C)

Phân bố đối với phép cộng là một tính chất đặc biệt của phép toán logic

 Không có phép tính lũy thừa và thừa số:

4.1 Vai trò bìa Karnaugh trong định lý Boole

Thông thường, để thu gọn biểu thức của một hàm Boole phải mất rất nhiều phép toán, thay vì thế ta có thể sử dụng bìa Karnaugh để làm điều đó, nhờ:

 Bìa Karnaugh tận dụng khả năng so trùng mẫu cực tốt của số hạng nào được kết hợpvới nhau để tạo ra biểu thức đơn giản nhất

Khoa KT Điện - Điện tử Trang 29

 Bìa Karnaugh cho phép nhận biết và loại trừ các tranh đoạt điều khiển (race hazard)tiềm ẩn một cách nhanh chóng, những thứ mà các phương trình Boole không thể thựchiện được.

 Bìa Karnaugh là một phương tiện tuyệt vời để đơn giản hóa phương trình có tối đa sáubiến số, nhưng với nhiều biến hơn nó sẽ trở nên khó khăn

Đối với những bài toán liên quan đến nhiều hơn sáu biến, người ta thường giải quyếtbằng cách dùng biểu thức Boole hơn là dùng bìa Karnaugh

4.2 Tính chất

Bìa Karnaugh có thể có số biến bất kỳ, nhưng nó hoạt động tốt nhất trong khoảng từ 2

và 6 biến Bìa Karnaugh được tổ chức sao cho tất cả các khả năng của hệ thống được sắpxếp theo dạng lưới và giữa hai ô kề nhau chỉ có một biến là thay đổi giá trị

4.3 phương pháp rút gọn bằng bìa Karnaugh

Phương pháp bìa Karnaugh cho phép rút gọn biểu thức logic trực tiếp trên biểu đồmột cách nhanh chóng trong trường hợp hàm số có nhiều biến

Bìa Karnaugh thực chất là một dạng khác của bảng sự thật, trong đó mỗi ô của bảngtương đương với một hàng trong bảng sự thật Có 4 bước để rút gọn một hàm logic bằngbìa karnaugh:

 Vẽ bìa Karnaugh theo số biến của hàm logic

 Chuyển hàm logic cần đơn giản vào bìa Karnaugh

 Gom các ô chứa cùng giá trị kề nhau lại thành nhóm (hình vuông hoặc hình chữ nhật)

 Viết kết quả hàm rút gọn từ các nhóm đã gom

 Vẽ bìa Karnaugh.

Để vẽ bìa karnaugh cho n biến, người ta chia số biến ra làm đôi, phân nửa dùng để tạo

cột, phân nửa còn lại tạo hàng ( nếu n là số lẻ, người ta có thể cho số lượngbiến trên cột lớn hơn số lượng biến trên hàng hay ngược lại cũng được ) Như vậy với

Khoa KT Điện - Điện tử Trang 30

một hàm có n biến, bìa karnaugh gồm ô , mỗi ô tương ứng với một tổ hợp biến này.Các ô trong bảng được sắp đặt sao cho hai ô kề nhau chỉ khác nhau một đơn vị nhị phân(khác nhau một bit), điều này cho thấy rất thuận tiện nếu ta dùng mã Gray Chính sự sắpđặt này cho phép ta đơn giản bằng cách nhóm các ô kề nhau lại.

Ví dụ: Với 2 biến AB, sự sắp đặt sẽ theo thứ tự: AB = 00, 01, 11, 10 (đây là thứ tự mã Gray, nhưng để cho dễ ta dùng số thập phân tương ứng để đọc thứ tự này: 0, 1, 3, 2 Với 3biến A,BC, ta được: ABC = 000,001, 011, 110, 111, 100 ( số thập phân tương ứng: 0, 1, 3,

2, 6, 7, 5, 4) Ta có thể biểu diễn như sau

Bảng 2.9: Hai biến AB Bảng 2.10: Ba biến ABC

Bảng 2.11: Biểu diễn hàm 4 biến Lưu ý là ta có thể lập bảng Karnaugh theo chiều nằm ngang hay theo chiều đứng

 Chuyển giá trị hàm logic vào bảng Karnaugh:

Cho hàm Y = f (A,B, C, D ) = hãy chuyển vào bìa Karnaugh

Khoa KT Điện - Điện tử Trang 31

Bảng 2.12: Trạng thái hàm logic 3 biến

Bảng 2.13 Giá trị dùng bìa Karnaugh

Ta nhận xét: giá trị Y =1 tại các tổ hợp của ABCD có giá trị là 2,3,4,7,9,10,11,13,15tương ứng với các bit nhị phân của ABCD là: 0010, 0011, 0100, 0111, 1001, 1010,1011,1101 và 1111 đồng thời Y = 0 tại các tổ hợp còn lại

- Gom các số cùng giá trị kề nhau thành từng nhóm sao cho số nhóm càng ít càng tốt (điều này có nghĩa số vòng khoanh ít đi)

- Các ô trong mỗi nhóm càng nhiều càng tốt nhưng phải là bội của 2n với n là số nguyên(mỗi nhóm có thể là 1, 2, 4, 8, 16 ô ) thì tổ hợp nhóm giảm đi k biến

- Trong bìa karnaugh nếu tất cả các ô là 1 ( hoặc bằng 1 và có giá trị không xác định X) thì hàm logic tương ứng sẽ bằng 1

- Trong một bìa karnaugh nếu tất cả các ô là 0 ( hoặc bằng 0 và có giá trị không xác định X) thì hàm logic tương ứng sẽ bằng 0

- Trong một bìa karnaugh nếu giá trị của các ô là X thì khi gom nó ta xem có thể xem nó mang giá trị bằng 1, hoặc xem nó mang giá trị bằng 0

 Phương pháp rút gọn

- Số vòng khoanh là ít nhất

- Số ô trong mỗi vòng khoanh là lớn nhất thỏa 2n ô

- Loại bỏ n biến thay đổi (Biến có hai trạng thái vừa là 0 vừa là 1)

Phương pháp tổng của các tích:

Nhóm các ô liền kề hoặc đối xứng chứa số 1 sao cho thỏa 2n ô để loại bỏ n biến thayđổi Sau đó ta viết tích các biến còn lại (không bị loại bỏ) chú ý là nếu biến đó là 1 tagiữ nguyên, nếu biến nào là 0 ta lấy đảo

Ví dụ 1: Tìm hàm logic gồm 4 biến A, B, C, D cho ở bảng Karnaugh

Ví dụ 2: Rút gọn hàm Y cho ở bảng sau

Khoa KT Điện - Điện tử Trang 33

Nhóm 1: gồm 2 ô loại bỏ đi 1 biến thay đổi (biến A) nên

còn 3 biến B,C,D vì BCD = 100 nên ta lấy đảo 2 biến C

và D đồng thời giữ nguyên biến B Vậy nhóm 1 có biểu thức

Nhóm 2 và 3: gồm 4 ô loại bỏ đi 2 biến thay đổi

nhóm 2 bỏ 2 biến C,D còn nhóm 3 bỏ B,D nên mỗi nhóm chỉ còn 2 biến lần lượt là A,B và A,C nhóm 2,3 có biểu thức

Vậy phương trình hàm: Y = +

Ví dụ: Rút gọn hàm Y cho ở bảng sau,biết X là giá trị bất kỳ (có thể chọn 0 hoặc 1)

Phương pháp tích của các tổng:

Nhóm các ô liền kề hoặc đối xứng chứa số 0 sao cho thỏa 2n ô để loại bỏ n biến thayđổi Sau đó ta viết tổng các biến còn lại (không bị loại bỏ) chú ý là nếu biến đó là 0 tagiữ nguyên, nếu biến nào là 1 ta lấy đảo

bằng cách khoanh vùng các ô chứa số 1 như hình vẽ, ta có 2 vòng khoanh mỗi vòng gồm 4 ô (bỏ đi 2 biến) nên mỗi vòngcòn 2 biến Phương trình hàm logic là

CD AB

5. Áp dụng các định lý BOOLE để rút gọn các biểu thức logic

Việc đơn giản là cần thiết để mạch thiết kế thực hiện đơn giản và kinh tế hơn Rút gọnbiểu thức là vận dụng các định lý từ hàm một biến cho đến hàm nhiều biến và nhữngđẳng thức hữu dụng Đặt biệt là hai định lý De Morgan giúp ích cho rất nhiều trong việcrút gọn biểu thức logic và cũng là công cụ chính để chuyển đổi các dạng mạch Để việcrút gọn biểu thức logic và chuyển đổi mạch dể dàng cần phải nắm vững các định lý củađại số Boole và phải thông thạo chuyển đổi giữa các cổng logic

Ví dụ 1: Rút gọn các biểu thức sau:

Tiến hành biến đổi như sau:

Ngoài việc rút gọn biểu thức logic bằng đại số boole, còn sử dụng đại số boole để đơngiản mạch logic Để đơn giản mạch logic ta làm các bước sau:

- Từ mạch logic xác định biểu thức cho ngõ ra của mạch

- Sau khi xác định được hàm ngõ ra, tiến hành rút gọn biểu thức bằng cách dùng cácđịnh lý của đại số boole, đặc biệt là sử dụng định lý De Morgan

- Sau khi được biểu thức mới, chúng ta có được mạch logic mới tương đương với mạchlogic đã cho

Khoa KT Điện - Điện tử Trang 35

Vòng 1: Y1 = Vòng 2: Y1 =

Hình 2.42: Chuyển đổi giữa các cổng logic

BÀI TẬP CHƯƠNG 2

Câu 1: Cho biết vai trò của mạch cổng đệm trong các mạch điện tử

Câu 2: Liệt kê vài IC cổng AND, NAND, OR và sơ đồ chân của nó

Câu 3: Thiết kế mạch logic dùng 4 SW điều khiển một đèn LED sao cho khi có ít nhấthai SW đóng thì LED sáng

Câu 4: Rút gọn và vẽ sơ đồ logic hàm ngỏ ra Y theo 4 ngỏ vào A, B, C, D

Y = f(A,B,C,D) =

Câu 5: Rút gọn và vẽ sơ đồ logic hàm ngỏ ra Y theo 4 ngỏ vào A, B, C, D

Y = f(A,B,C,D) =

Câu 6: Sử dụng IC 7400 để vẽ lại sơ đồ logic của các hàm logic đã timg trong câu 4 & 5

Khoa KT Điện - Điện tử Trang 36

Câu 7: Dùng cổng logic thiết kế mạch điều khiển chiều quay động cơ DC, với 4 ngỏ vàotác động Khi 1 SW tác động thì động cơ quay trái, khi 2 SW cùng tác động thì động cơquay trái, các trạng thái còn lại không xác định.

Hình 3.1: Cổng DRL Hình 3.2: Cổng RTL Hình 3.3: Mạch logic DTL

 Mạch ở hình 3.1 hoạt động như một cổng AND Thật vậy, chỉ khi cả hai đầu A và Bđều nối với nguồn, tức là để mức cao, thì cả hai diode sẽ ngắt, do đó áp đầu ra Y sẽphải ở mức cao Ngược lại, khi có bất cứ một đầu vào nào ở thấp thì sẽ có diode dẫn,

áp trên diode còn 0,6 hay 0,7V do đó ngõ ra Y sẽ ở mức thấp

 Tiếp theo, hình 3.2 là một mạch thực hiện chức năng của một cổng logic bằng cách sửdụng trạng thái ngắt dẫn của transistor Hai ngõ vào là A và B, ngõ ra là Y Phân cực

từ hai đầu A, B để Q hoạt động ở trạng thái ngắt và dẫn bão hoà

Cho A = 0, B = 0 , Q ngắt, Y = 1

A = 0, B = 1 , Q dẫn bão hoà, Y = 0

A = 1, B = 0 , Q dẫn bão hoà, Y = 0

A = 1, B = 1 , Q dẫn bão hoà, Y = 0

Mạch thực hiện chức năng như một cổng logic NOR

Vì có cấu tạo ở ngõ vào là điện trở, ngõ ra là transistor nên mạchNOR trên được xếp vào dạng mạch RTL Với hình trên, nếu chỉ cómột ngõ vào A, thì khi đó mạch trở thành cổng NOT, còn khi thêm một tầng transistortrước ngõ ra thì sẽ thành cổng OR

Khoa KT Điện - Điện tử Trang 38

 Mạch hình 3.3 cổng logic loại DTL, khi A hoặc B ở thấp thì diode dẫn làm transistorngắt do đó ngõ ra Y ở cao Khi A và B ở cao thì cả hai diode ngắt => Q dẫn => y ra ởthấp Rõ ràng đây là 1 cổng NAND dạng DTL (diode đầu vào và transistor ở đầu ra).

Các mạch RTL, DTL ở trên đều có khả năng thực hiện chức năng logic nhưng chỉđược sử dụng ở dạng rời không tích hợp được thành IC chuyên dùng, bởi vì ngoài chứcnăng logic cần phải đảm bảo tới các yếu tố khác như :

 Tốc độ chuyển mạch (cần chuyển mạch nhanh và hoạt động được ở tần số cao)

 Tổn hao năng lượng khi mạch hoạt động (mạch nóng, tiêu tán năng lượng)

 Khả năng giao tiếp và thúc tải, thúc mạch khác

 Khả năng chống nhiễu (nhiễu có thể làm sai mức logic)

Chính vì thế mạch logic TTL đã ra đời, thay thế cho các mạch loại RTL, DTL MạchTTL ngoài transistor ngõ ra như ở các mạch trước thì nó còn sử dụng cả các transistorđầu vào với một số cách nối đặc biệt khác, nhờ đó đảm bảo được nhiều yêu cầu đề ra

1.1 Mạch logic TTL cơ bản.

-TTL

một cổng NAND Hai ngõ vào là A và B được đặt ở cực phát của transistor Q1 (đây làtransistor có nhiều cực phát ) Hai diode mắc ngược từ 2 ngõ vào xuống mass dùng đểgiới hạn xung âm ngõ vào (nếu có), giúp bảo vệ các mối nối BE của Q1 Ngõ ra của cổngNAND được lấy ra ở giữa 2 transistor Q3 và Q4, sau diode D0 Q4 và D0 được thêm vào

Khoa KT Điện - Điện tử Trang 39

để hạn dòng cho Q3 khi nó dẫn bão hoà đồng thời giảm mất mát năng lượng toả ra trênR4 (trường hợp không có Q4,D0) khi Q3 dẫn Điện áp cấp cho mạch này cũng như cácmạch TTL khác thường chuẩn là 5V.

Mạch hoạt động như sau :

 Khi A ở thấp, B ở thấp hay cả A và B ở thấp Q1 dẫn điện; phân cực mạch để áp sụttrên Q1 nhỏ sao cho Q2 không đủ dẫn; kéo theo Q3 ngắt

 Như vậy nếu có tải ở ngoài thì dòng sẽ đi qua Q4, D0 ra tải xuống mass Dòng nàygọi là dònSg ra mức cao kí hiệu là IOH

Giả sử tải là một điện trở 3k9 thì dòng là:

=

 Khi cả A và B đều ở cao, nên không thể có dòng ra A và B được, dòng từ nguồn Vcc

sẽ qua R1, mối nối BC của Q1 thúc vào cực B làm Q2 dẫn bão

 Nếu mắc tải từ nguồn Vcc tới ngõ ra Y thì dòng sẽ đổ qua tải, qua Q3 làm nó dẫn bãohoà luôn Ngõ ra sẽ ở mức thấp vì áp ra chính là áp VCE của Q3 khoảng 0,2 đến 0,5Vtuỳ dòng qua tải Khi này ta có dòng ra mức thấp kí hiệu là IOL Sở dĩ gọi là dòng ra vìdòng sinh ra khi cổng logic ở mức thấp (dù dòng này là dòng chảy vào cổng logic)

Ví dụ: Nếu tải là 470Ω thì dòng IOL khi này là:

=

Mạch logic ở trên có chức năng hoạt động như 1 cổng NAND 2 ngõ vào

Khoa KT Điện - Điện tử Trang 40