THIẾT kế CHIP có CHỨC NĂNG GHÉP KÊNH 16 SANG 1 (có code và layout)

THIẾT kế CHIP có CHỨC NĂNG GHÉP KÊNH 16 SANG 1 (có code và layout) .... THIẾT kế CHIP có CHỨC NĂNG GHÉP KÊNH 16 SANG 1 (có code và layout) .... THIẾT kế CHIP có CHỨC NĂNG GHÉP KÊNH 16 SANG 1 (có code và layout) .... THIẾT kế CHIP có CHỨC NĂNG GHÉP KÊNH 16 SANG 1 (có code và layout) ....

THIẾT KẾ CHIP CÓ CHỨC NĂNG GHÉP KÊNH 16 SANG 1 MỤC LỤC DANH MỤC HÌNH VẼ iii DANH MỤC CÁC TỪ VIẾT TẮT iv CHƯƠNG CƠ SỞ LÝ LUẬN 1.1 Mục tiêu đề tài: 1.2 Lý thuyết mạch ghép kênh 16 sang 1: CHƯƠNG THIẾT KẾ MẠCH 2.1 Lưu đồ giải thuật: 2.2 Nguyên lý hoạt động mạch chức năng: CHƯƠNG KẾT QUẢ THỰC THI 3.1 Phần mềm: 3.2 Layout 11 3.3 Phần cứng: 14 3.4 Đánh giá DRC, delay, power, tài nguyên sử dụng mạch: 15 CHƯƠNG KẾT LUẬN, ỨNG DỤNG VÀ HƯỚNG PHÁT TRIỂN .18 4.1 Kết luận: 18 4.2 Ứng dụng: 18 4.3 Hướng phát triển: 20 TÀI LIỆU THAM KHẢO 21 PHỤ LỤC 22 DANH MỤC HÌNH VẼ Hình 2-1: LƯU ĐỒ GIẢI THUẬT MUX 16 SANG Hình 2-2: BỘ MUX SANG Hình 2-3: BẢNG TRẠNG THÁI MUX SANG Hình 2-4: BỘ MUX 16 SANG TỔNG QUÁT .4 Hình 2-5: BỘ MUX 16 SANG GHÉP TỪ BỘ MUX SANG Hình 3-1: CỔNG LOGIC MUX SANG Hình 3-2: MƠ PHỎNG RTL CỦA MẠCH Hình 3-3: CỔNG LOGIC MUX 16 SANG .9 Hình 3-4: BẢNG TRẠNG THÁI MUX 16 SANG Ở MỨC TÍCH CỰC CAO 10 Hình 3-5: KẾT QUẢ MƠ PHỎNG SÓNG .10 Hình 3-6: LAYOUT CỔNG NOT .11 Hình 3-7: LAYOUT CỔNG NAND3 12 Hình 3-8: LAYOUT CỔNG NAND 12 Hình 3-9: Layout Mux sang .13 Hình 3-10: Layout Mux 16 sang .13 Hình 3-11: NỐI CHÂN KIT DE2 14 Hình 3-12: KẾT QỦA NẠP KIT 15 Hình 3-13: Đánh giá delay mạch .16 Hình 3-14: KẾT QUẢ ĐÁNH GIÁ POWER 16 Hình 3-15: KẾT QUẢ ĐÁNH GIÁ TÀI NGUYÊN SỬ DỤNG CỦA MẠCH .17 Hình 4-1: MẠCH CHUYỂN ĐỔI DỮ LIỆU TỪ SONG SONG SANG NỐI TIẾP19 Hình 4-2: THIẾT KẾ TỔ HỢP DÙNG MUX 16 SANG .19 Hình 4-3: TẠO MUX 16 SANG TỪ IC 74LS151 20 DANH MỤC CÁC TỪ VIẾT TẮT MUX Multiplexer ADC Analog to Digital Converter IC Integrated Circuit Trang 1/25 CHƯƠNG 1.1 CƠ SỞ LÝ LUẬN Mục tiêu đề tài: Mạch ghép kênh 16 sang giúp ghép đường tín hiệu lại với để giảm bớt số đường truyền q trình truyền tín hiệu, để khơng lẫn lộn đường tín hiệu ghép lại cần đặt cho đường mã riêng Ghép kênh sử dụng chủ yếu để tăng lượng liệu gửi qua mạng phạm vi thời gian băng thông định 1.2 Lý thuyết mạch ghép kênh 16 sang 1: Mạch dồn kênh hay gọi mạch ghép kênh, đa hợp (Multiplexer-Mux) dạng mạch tổ hợp cho phép chọn nhiều đường ngõ vào song song (các kênh vào) để đưa tới ngõ (gọi kênh truyền nối tiếp) Việc chọn đường đường ngõ vào ngõ chọn định Ta thấy MUX hoạt động cơng tắc nhiều vị trí điều khiển mã số Mã số dạng số nhị phân, tùy tổ hợp mà thời điểm có ngõ vào chọ cho phép đưa tới ngõ Một Multiplexer cho 2N kênh cần đường truyền liệu N đường địa Tức Multiplexer làm cho nhiều tín hiệu chia sẻ thiết bị tài nguyên, ví dụ mạch chuyển đổi ADC thiết bị xử lý thơng tin, thay bố trí thiết bị cho tín hiệu đầu vào Thiết kế chip có chức ghép kênh 16 sang Trang 2/25 CHƯƠNG 2.1 THIẾT KẾ MẠCH Lưu đồ giải thuật: Bắt đầu Nhập liêu vào a[0 15] Nhập ngõ vào chọn S[0 3] Đ S3S2S1S0=0000 Ngõ a[0] chọn S Đ Ngõ a[1] chọn S3S2S1S0=00011 S Đ Ngõ a[2] chọn S3S2S1S0=0010 S Đ S3S2S1S0=0011 Ngõ a[3] chọn S Đ Ngõ a[4] chọn S3S2S1S0=0100 S Đ Ngõ a[5] chọn S3S2S2S0=0101 S Đ Ngõ a[15] chọn S3S2S1S0=1111 S Báo lỗi Kết thúc Thiết kế chip có chức ghép kênh 16 sang Trang 3/25 Hình 2-1: LƯU ĐỒ GIẢI THUẬT MUX 16 SANG 2.2 - Nguyên lý hoạt động mạch chức năng: Trước hết thiết kế Mux sang 1: A B MUX TO C D S0 S1 Q Hình 2-2: BỘ MUX SANG Ngõ vào chọn S1 0 1 S0 1 Dữ liệu ngõ Y A B C D Hình 2-3: BẢNG TRẠNG THÁI MUX SANG - Nguyên lí hoạt động Mux sang 1: Mạch có ngõ điều khiển S S1 nên chúng tạo trạng thái logic Mỗi trạng thái thời điểm cho phép ngõ qua để truyền tới ngõ Y Ngồi ngõ mạch thường có thêm ngõ G: gọi ngõ vào cho phép( enable) hay xung đánh dấu( strobe) Mạch tổ hợp có thêm hay nhiều ngõ vào cho phép tác động mức cao hay mức thấp Như mạch dồn kênh có thêm ngõ cho phép G tác động Thiết kế chip có chức ghép kênh 16 sang Trang 4/25 mức thấp ( G=0) hoạt động dồn kênh xảy Còn G=1 bất chấp ngõ vào song song ngõ chọn ,ngõ giữ cố định mức thấp ( mức cao tùy dạng mạch) Như G=”0”: + S0S1=”00”, liệu A đưa Y + S0S1=”01”, liệu B đưa Y + S0S1=”10”, liệu C đưa Y + S0S1=”11”, liệu D đưa Y - Từ sở xây dựng Mux 16 sang 1: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 MUX 16 TO S0 S1 S2 S3 Hình 2-4: BỘ MUX 16 SANG TỔNG QUÁT Thiết kế chip có chức ghép kênh 16 sang Z Trang 5/25 - Tương tự cho cổng Mux 16 sang 1: + Khi “S0S1S2S3”=”0000” , liệu A0 đưa Z + Khi “S0S1S2S3”=”0001” , liệu A1 đưa Z + Khi “S0S1S2S3”=”0010” , liệu A2 đưa Z + Khi “S0S1S2S3”=”0011” , liệu A3 đưa Z + Khi “S0S1S2S3”=”0100” , liệu A4 đưa Z + Khi “S0S1S2S3”=”0101” , liệu A5 đưa Z + Khi “S0S1S2S3”=”0110” , liệu A6 đưa Z + Khi “S0S1S2S3”=”0111” , liệu A7 đưa Z + Khi “S0S1S2S3”=”1000” , liệu A8 đưa Z + Khi “S0S1S2S3”=”1001” , liệu A9 đưa Z + Khi “S0S1S2S3”=”1010” , liệu A10 đưa Z + Khi “S0S1S2S3”=”1011” , liệu A11 đưa Z + Khi “S0S1S2S3”=”1100” , liệu A12 đưa Z + Khi “S0S1S2S3”=”1101” , liệu A13 đưa Z + Khi “S0S1S2S3”=”1110” , liệu A14 đưa Z + Khi “S0S1S2S3”=”1111” , liệu A15 đưa Z Thiết kế chip có chức ghép kênh 16 sang Trang 6/25 A B C MUX TO S0 S1 D A B C MUX TO D S0 S1 Q1 A B C MUX TO S0 S1 D Q2 Q3 Q MUX TO S2 S3 A B C MUX TO S0 S1 D S0 S1 Thiết kế chip có chức ghép kênh 16 sang Z Trang 10/25 1 1 1 1 0 0 1 1 0 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Hình 3-9: BẢNG TRẠNG THÁI MUX 16 SANG Ở MỨC TÍCH CỰC CAO Phương trình logic tối giản: + Y[0]= + Y[6]= + Y[12]= + Y[1]= + Y[7]= + Y[13]= + Y[2]= + Y[8]= + Y[14]= + Y[3]= + Y[9]= + Y[15]= + Y[4]= + Y[10]= + Y[5]= + Y[11]= Kết mơ waveform: Hình 3-10: KẾT QUẢ MƠ PHỎNG SĨNG Thiết kế chip có chức ghép kênh 16 sang 0 0 0 0 0 0 0 0 Trang 11/25 Kết ta thấy ta cho giá trị ngõ vào a[12]=”1” ngõ lại “0”, ngõ vào chọn S 3S2S1S0=”1100” thời điểm ngõ Z chọn ngõ vào a[12]=1 đưa đến ngõ nên Z=”1” Tại thời điểm ngõ vào chọn S3S2S1S0=”0010 “ ngõ chọn ngõ vào a[2]=”0” đưa đến ngõ nên Z thời điểm “0” 3.2 - Layout Sử dụng cổng sau để tạo nên Mux 16 sang 1: + Cổng not: Hình 3-11: LAYOUT CỔNG NOT + Cổng NAND3: Thiết kế chip có chức ghép kênh 16 sang Trang 12/25 Hình 3-12: LAYOUT CỔNG NAND3 + Cổng NAND4: Hình 3-13: LAYOUT CỔNG NAND - Layout Mux sang 1: Thiết kế chip có chức ghép kênh 16 sang Trang 13/25 Hình 3-14: Layout Mux sang − Layout Mux 16 sang ghép từ Mux sang 1: Hình 3-15: Layout Mux 16 sang − Diện tích thiết kế theo cơng nghệ CMOS 0.5um: − Lí thuyết DRC LVS: Thiết kế chip có chức ghép kênh 16 sang Trang 14/25 + DRC công cụ kiểm tra lỗi qui định thiết kế vẽ Nếu vẽ sai qui tắc phần mềm báo lỗi cụ thể ký hiệu Như giúp cho người dùng dễ dàng phát sữa lỗi + LVS công cụ kiểm tra thiết kế layout có với thiết kế schematic hay khơng + Có kỹ thuật vẽ layout theo qui định tỉ lệ có sẵn dựa vào lamda 3.3 Phần cứng: Nạp kit DE2: Hình 3-16: NỐI CHÂN KIT DE2 Thiết kế chip có chức ghép kênh 16 sang Trang 15/25 Hình 3-17: KẾT QỦA NẠP KIT Khi ta cho ngõ vào a[0]=”1” tương ứng cho nút “SW[0]” kit bật lên “1” ngõ vào lại Ta nhấn nút “key” kit kích “0000” ngõ vào a[0] chọn đưa đến ngõ nên đèn đỏ “ Ledr[0]” sáng lên Và tương tự cho trường hợp khác 3.4 - Đánh giá DRC, delay, power, tài nguyên sử dụng mạch: Đánh giá delay: Thiết kế chip có chức ghép kênh 16 sang Trang 16/25 Hình 3-18: Đánh giá delay mạch Dựa vào kết ta thấy thời gian “ delay” mạch không đáng kể chậm 15,442 ns ngõ vào a[13] thấp 9,291 ns ngõ a[12] nhiên thời gian thực thi mạch nhanh - Đánh giá power: Hình 3-19: KẾT QUẢ ĐÁNH GIÁ POWER Thiết kế chip có chức ghép kênh 16 sang Trang 17/25 Tổng lượng sử dụng cho toàn mạch 112.41 mw Trong lượng dùng cho mối nối dây 79.93 mw dùng cho ngõ vào 32.48 mw Đánh giá mức lượng dùng cho mạch thấp - Đánh giá tài nguyên sử dụng: Hình 3-20: KẾT QUẢ ĐÁNH GIÁ TÀI NGUYÊN SỬ DỤNG CỦA MẠCH Tổng cổng logic sử dụng toàn mạch 13 tổng số 32.216 cổng có chip chiếm