THIẾT kế CHIP CMOS VLSI CHO ĐỒNG hồ số có báo THỨC (có code và layout)

THIẾT kế CHIP CMOS VLSI CHO ĐỒNG hồ số có báo THỨC (có code và layout) THIẾT kế CHIP CMOS VLSI CHO ĐỒNG hồ số có báo THỨC (có code và layout) THIẾT kế CHIP CMOS VLSI CHO ĐỒNG hồ số có báo THỨC (có code và layout) THIẾT kế CHIP CMOS VLSI CHO ĐỒNG hồ số có báo THỨC (có code và layout) THIẾT kế CHIP CMOS VLSI CHO ĐỒNG hồ số có báo THỨC (có code và layout)

ĐỒ ÁN TỐT NGHIỆP THIẾT KẾ CHIP CMOS VLSI CHO ĐỒNG HỒ SỐ CÓ BÁO THỨC MỤC LỤC DANH MỤC CÁC TỪ VIẾT TẮT H Hours M Minute S Second MS Milisecond DRC Design Ruler Check RTL Register Transfer Level AHDL Analog Hardware Description Language LVS Layout Versus Schematic ADC Analog to Digital Converter DAC Digital to Analog Converter PLL Phase Lock Loop VCO Voltage Controlled Oscillator SOPC System On a Programmable Chip PLD Programmable Logic Devices EDA Electronic Design Automation CAD Computer Aided Design VLSI Very Large Scale Intergration STA Static Timing Analysis DANH MỤC HÌNH VẼ Trang 6/75 CHƯƠNG 1: TỔNG QUAN 1.1 Mục tiêu đề tài 1.1.1 Giới thiệu tổng quan đề tài Nhằm để ôn lại kiến thức học bổ sung thêm kiến thức để chuẩn bị hành trang cho sinh viên chuẩn bị trường Do đó, đề tài thiết kế chip CMOS VLSI cho đồng hồ số có báo thức ơn tập lại tồn kiến thức mơn kỹ thuật số, hệ thống VLSI… Giúp cho sinh viên nhớ lại nắm kiến thức học 1.1.2 Mục đích đề tài Sử dụng kiến kiến thức học, áp dụng kiến thức học vào thực tế vào đề tài thiết kế chip CMOS VLSI cho đồng hồ số có báo thức gồm yêu cầu sau:       Thiết kế ngõ vào có reset, enable, thiết lâp giờ, phút giây, có AM-PM Thiết lập báo thức có phút, có AM-PM Tìm hiểu quy trình thiết kế chip CMOS VLSI Thiết kế mô chip CMOS VLSI tổng hợp RTL Thực thi tổng hợp logic Kit DE2 Kiểm tra thiết kế vật lý với DRC LVS 1.2 Các thành phần hoạt động đồng hồ số có báo thức 1.2.1 Các thành phần đồng hồ số có báo thức Để thiết kế đồng hồ số có báo thức có khối sau:  Thiết kế khối đồng hồ có thời gian chạy thời gian thực  Thiết kế khối đồng hồ báo thức với thời gian người dùng cài đặt  Thiết kế khối hiển thị LCD Thiết kế chip CMOS VLSI cho đồng hồ số có báo thức Trang 7/75 1.2.2 Hoạt động đồng hồ số có báo thức Hoạt động đồng hồ hoạt động dựa xung clock Flip Flop Thiết kế xung clock để điều khiển khối thời gian thực khối hiển thị LCD Ta dựa vào dao động để tạo hai xung clock khác để điều khiển khối thời gian thực khối hiển thị sau:  Xung clock có nhiệm vụ tăng lên ms có cạnh lên xung clock Khi đạt tới 100 ms lúc s + 1, đạt tới 60 s m +1, đạt tới 60 m h+1 Khi 24 h trở h (Với ms: miliseconds, s: seconds, m: minutes, h: hours)  Với xung clock thứ tạo với tầng số 400 Hz, để điều khiển LCD  Khối báo thức ta đặt ngẫu nhiên theo ý người dùng mong muốn Nếu giờ, phút khối báo thức giờ, phút khối thời gian thực có led báo thức 1.3 Quy trình thiết kế chip CMOS VLSI Thiết kế vi mạch chia làm ba loại chính:  Thiết kế số (Digital IC Design)  Thiết kế tương tự (Analog IC Design)  Thiết kế tín hiệu hỗn hợp (Mixed Signal Design) Dù thiết kế theo loại qui trình thiết kế gồm hai giai đoạn chính:  Thiết kế luận lý (Logical Design – Front End Design)  Thiết kế vật lý (Physical Design – Back End Design) Chip sau thiết kế đem đến nhà máy sản xuất Các cơng ty tự sản xuất chip thiết kế, bán cho công ty khác thuê công ty khác sản xuất cho Chip sau sản xuất kiểm tra kĩ lưỡng trước tung thị trường đến tay người tiêu dùng Thiết kế chip CMOS VLSI cho đồng hồ số có báo thức Trang 8/75 Hình 1-1: Tồn q trình thiết kế chip CMOS [3] Qui trình thiết kế chip CMOS thực theo hình Hình mơ tả tồn quy trình thiết kế đó:  Đặc điểm chức (Functional Specification): Mô tả chức năng, thông số, thông số kỹ thuật, mô tả yêu cầu chức kỹ thuật hệ thống phát triển phần mềm Là tài liệu xác định chức mà hệ thống thành phần phải thực Thiết kế chip CMOS VLSI cho đồng hồ số có báo thức Trang 9/75  Xác định kiến trúc (Define Architecture): Tùy vào chức mạch cấu tạo mạch mà ta chọn kiến trúc phù hợp Việc định tới thời gian mà người thiết kế phải bỏ  Mức chuyển ghi (RTL coding): Là chương trình thiết kế trừu tượng tạo mạch số đồng luồng liệu số ghi phần cứng hoạt động hợp lý thực tín hiệu  Xác minh động (Dynamic Verification): Là trình kiểm tra thử nghiệm chương trình soạn tự động kiểm tra kiểm tra hành vi chương trình  Kiểm tra chức (Check Function): Là trình kiểm tra chức chương trình viết có đáp ứng yêu cầu đề  Tổng hợp quét chèn (Synthesis & Scan Insertion): Quá trình tổng hợp từ RTL sang cổng logic bản: AND, NOT, NOR, NAND… Sau tự động nối dây tạo netlist  Phân tích thời gian tĩnh bố trí trước (Pre-Layout STA): q trình xác minh thời gian để xác minh thiết kế cho vi phạm thời gian thiết lập vi phạm thời gian giữ  Kiểm tra thời gian (Check Timing): Là trình kiểm tra vi phạm việc phân tích thời gian tĩnh bố trí trước, xem sét q trình có vi phạm thời gian hay khơng  Xác minh thức (Formal Verification): Là hành động chứng minh hoạt bác bỏ tính đắn thuật tốn dự định nằm hệ thống đặc tả tài sản thức cách sử dụng phương pháp thức tốn học  Tương đương (Equivalence): Xem sét tương đồng chức sau xác minh thức có yêu cầu đề hay không  Sơ đồ sàn (Floorplanning): Là sở đồ biểu diễn vị trí dự kiến khối chức mạch lập trình Là giai đoạn để tiếp cận thứ bậc việc chế tạo mạch tích hợp  Địa điểm định tuyến (Place and Route): giai đoạn việc thiết kế bảng mạch in, bảng mạch tích hợp, mảng lập trình trường Vị trí liên quan đến việc định nơi để tất thành phần điện tử, mạch, yếu Thiết kế chip CMOS VLSI cho đồng hồ số có báo thức Trang 10/75 tố logic số lượng nói chung giới hạn khơng gian Định tuyến định thiết kế xác tất dây cần thiết để kết nối thành phần đặt trước  Phân tích thời gian tĩnh bố trí (Post-Layout STA): Để xếp ta phải phân tích thời gian tĩnh bố trí Để xác định xác thời gian tĩnh để bố trí linh kiện  Mô với thời gian (Simulation with Timing): Sau thu kết ta phải kiểm tra chức có với u cầu khơng thời gian lẫn chức  Băng (Tape out): Là kết cuối trình thiết kế cho mạch tích hợp in trước gửi sản xuất Tape out đặc biệt điểm mà đồ họa cho photomask mạch gửi đến sở chế tạo 1.3.1 Thiết kế luận lý (Front End Design) 1.3.1.1 Thiết kế số Sử dụng ngôn ngữ thiết kế phần cứng (Verilog – HDL, VHDL…) để thực chức logic kiểm tra mơ có mục đích thiết kế đề hay khơng Khi đó, không cần quan tâm đến đến cấu tạo chi tiết mạch, mà trọng vào chức mạch dựa vào kết tính tốn luân chuyển liệu qua ghi Đó mức chuyển ghi (RTL), sau mức RTL đem mô kiểm tra mạch có thỏa yêu cầu đề hay không Tiếp theo, RTL tổng hợp thành cổng bản: NOT, NOR, AND, NAND, XOR, MUX… Quá trình hỗ trợ phần mềm khơng phải mà phụ thuộc vào cổng macro nhà sản xuất chip 1.3.1.2 Thiết kế tương tự Các thiết kế tương tự không phần mềm hỗ trợ mạnh thiết kế số Các công việc thiết kế đảm nhận người chiếm đến 80% đòi hỏi nhiều Thiết kế chip CMOS VLSI cho đồng hồ số có báo thức Trang 68/75 LCD_EN