giáo trình thiết bị ngoại vi

Chương I Tổng quan máy tính, thiết bị ngồi máy tính phương pháp trao đổi, biến đổi liệu Máy tính thành phần cấu thành Hệ vi xử lý kinh điển - Bộ vi xử lý thành phần thiếu để xây dựng hệ thống tính tốn xử lý, riêng vi xử lý chưa đủ, phải kết hợp với thành phần khác nhớ thiết bị ngoại vi tạo nên hệ vi xử lý - Hình 1.1 sơ đồ tổng quát hệ vi xử lý kinh điển áp dụng cho hệ tính tốn nhỏ máy tính hệ đầu Hình 1.1 Hệ vi xử lý kinh điển • CPU - Bộ xử lý trung tâm (Central Processing Unit): Bộ não máy tính gồm mạch vi điện tử có độ tích hợp cao (hàng triệu tranzito chíp) Nó gồm có phần: + CU (Control Unit - Khối điều khiển có chức năng): đọc mã lệnh dạng tập hợp bit 0/1 từ ô nhớ nhớ Giải mã lệnh thành dãy xung điều khiển để điều khiển khối khác thực điều khiển ALU, điều khiển CPU + ALU (Arithmetic Logic Unit - Khối tính tốn số học logic): Tổ hợp mạch logic điện tử phức tạp cho phép thực thao tác ghi +, -, *, /, AND, OR, NOT + Các ghi (Registers): Một CPU có nhiều ghi: Thanh ghi gồm phần tử nhớ thịt nhớ) liên hệ với cách hợp lý, lưu giữ trạng thái thông tin (0 1) Thanh ghi thực chất nhớ cấy CPU Vì tốc độ truy cập ghi nhanh với nhớ RAM nên dùng để lưu trữ liệu tạm thời cho trình tính tốn, xử lý CPU CPU 808 có 14 ghi - Các ghi đoạn 16 bit (8 bit phần thấp bit phần cao): CS: Code Segment Thanh ghi đoạn mã DS: Data Segment Thanh ghi đoạn liệu SS: Stack Segment Thanh ghi đoạn Stack ES: extra Segment Thanh ghi đoạn liệu mở rộng Nội dung ghi đoạn địa đầu (segmcnt) đoạn trộm nhớ (địa sở) Địa ô nhớ nằm đoạn tính cách cộng thêm vào địa sở giá trị gọi địa lệch (offset) - Thanh ghi trỏ lệnh IP (bộ đếm chương trình) chứa địa lệnh sắt thực hiện: Các chương trình máy tính tập hợp lệnh CPU lấy lệnh để chạy Để điều khiển xác việc thực cần có mộ đếm chương trình- IP Thanh ghi trỏ lệnh IP kết hợp với ghi CS địa đầy đủ lệnh thực CS:IP - Các ghi liệu: AX, BX, CX, DX Chúng có độ dài 16 bit gồm bit phần thấp bit phần cao (AX=AH+AL, BX=BH+BL, CX=CH+CL DX-DH+DL) - Các ghi trỏ, số 16 bit: SP, BP, SI, DI - Thanh ghi cờ 16 bit sử dụng bit cho phép biết trạng thái hoạt động CPU điều khiển cho phép hay khơng cho phép ngắt ngồi loại che Để xem ghi hoạt động la dùng chương trình debug với lệnh T (Chạy bước) lệnh R (xem ghi) Chẳng hạn: C:\debugfile.exe ↵ Ta dùng chương trình Pascal đơn giản sau để xem hoạt động ghi: begin Repeat asm xor ax,ax moy al,1 add Al,5 sub al,3 end; until keypressed end ấn Alt+D vào mục Registers Sau ấn nhả phím F7 để chạy chương trình xem ghi CPU hoạt động Từ máy 386 ghi đa ghi cờ có độ lớn gấp đơi (32 bit), ghi đoạn (4 ghi) độ lớn 16 bit  Bộ nhớ - Memory: Gồm có hai loại - ROM: Vi mạch nhớ ROM chứa chương trình số liệu cố định, khơng bị ngắt điện cung cấp Trong hệ vi xử lý, chương trình khởi động hệ thống, chương trình vào/ra sở số chương trình ứng dụng cụ thể chứa ROM - RAM: Vi mạch nhớ RAM ngắt điện nguồn ni bị nội dung lưu trữ RAM lưu giữ phần chương trình hệ thống, số số liệu hệ thống, chương trình ứng dụng, kết trung gian q trình tính toán, xử lý  Khối phối ghép vào/ra (I/O): Đây khối phục vụ giao tiếp thiết bị hệ trung tâm (hệ trung tâm bao gồm CPU + M) Các thiết bị ngồi thiết bị vào thiết bị Thiết bị vào ví dụ phím điều khiển để thay đổi thơng số chương trình, điều khiển hoạt động hệ vi xử lý Thiết bị thiết bị hiển thị: LED 7seg, LCD (với hệ vi xử lý nhỏ), hình (với máy tính PC) Do đặc điểm hoạt động thiết bị hệ trung tâm có khác tốc độ làm việc, mức vật lý, phương thức làm việc nên số trường hợp (như với máy tính PC) cán có phối ghép đệm, đảm bảo cho khối thiết bị giao tiếp với hệ trung tâm Bộ ghép bus hệ thống thiết bị gọi cổng Mỗi cổng có địa xác định  Hệ thống bus: Là tập hợp đường dây dẫn ghép nối chân địa chỉ, liệu, chân tín hiệu điều khiển khối nêu - Abus: Nối đường dây địa CPU với khối M I/O Khả phân biệt địa CPU phụ thuộc số chân địa Số 16, 20, 24, 36 chân Chỉ có CPU có khả phát tín hiệu địa - Dbus: Dùng để vận chuyển liệu Độ rộng 8, 16, 32, 64 bit Dbus có tính chiều Các phần tử có đầu nối thẳng với bus liệu phải trang bị đầu trạng thái để làm việc bình thường với bus - Cbus: Gồm nhiều đường dây tín hiệu khác Mỗi tín hiệu có chiều xác định Các tín hiệu Cbus bao gồm tín hiệu điều khiển từ CPU đứt đọc viết tín hiệu trạng thái từ nhớ, thiết bị ngoại vi báo cho CPU INTR, HOLD…  Hoạt động hệ: Dữ liệu dưa vào hệ xử lý từ thiết bị nhớ trực tiếp qua cổng vào đưa vào RAM Chương trình xử lý chương trình nạp sẵn ROM nạp từ nhớ ngồi vào RAM CPU thực chương trình theo chu trình: + Lấy lệnh + Giải mã lệnh + Điều khiển thực lệnh Trong trình thực có tác động ngắt yêu cầu DMA CPU đáp ứng yêu cầu sau lại quay trở lại chu trình hoạt động Máy tính PC Hình 1.2 Sơ đồ khối máy tính PC Máy tính PC đại ngày gồm thành phần nối với qua chipset (Ví dụ hình 1.2) Kiến trúc nhằm thực mục đích phân chia cấu thành có tốc độ làm việc tương đương vào nhóm nhằm khai thác triệt để khả hoạt động CPU thành phần cấu thành hệ thống - Chipset chíp tích hợp chức nhiều chíp làm nhiệm vụ điều khiển hoạt động CPU lớp nhớ, thiết bị ngoại vi có tốc độ làm việc khác nhau, giúp cho lớp cấu thành có tốc độ làm việc, kiểu liệu khác hoạt động đồng hệ thống Các chipset hãng sản xuất mainboard tích hợp cơng nghệ ASIC (Application Specific Integrated Circuit) - Chipset cầu bắc nối thành phần có tốc độ làm việc cao cầm đồ hoạ AGP, SDRAM, CPU - Chipset cầu nam nối thành phần có tốc độ tương đối cao thiết bị nối vào khe cắm PCI, USB, đĩa cứng ATA… - Chipset phụ nối chipset cầu nam với thiết bị có tốc độ chậm như: bàn phím, đĩa mềm, cổng máy in song song, cổng truyền tin nối tiếp - Kiến trúc cho phép toàn hệ thống phát huy hết lực hoạt động cấu thành mà không ảnh hưởng đến tốc độ làm việc khác kiểu liệu khác Hệ thống bus - Hệ thống bus giới thiệu gồm thành phần (bus địa chỉ, bus liệu bus điều khiển) Trong bus liệu có tính chiều hồn tồn có nghĩa liệu từ CPU tới nhớ thiết bị ngoại vi ngược lại liệu từ nhớ thiết bị ngoại vi tới CPU dây bit Trên bus địa chiều tín hiệu từ CPU tới nhớ thiết bị ngoại vi-bus địa có tính chiều Trên bus điều khiển chiều tín hiệu với dây bit chiều từ CPU tín hiệu điều khiển đọc/viểt, tín hiệu trả lời ngắt, trả lời yêu cầu treo,… từ nhớ thiết bị ngoại vi tới CPU tín hiệu yêu cầu ngắt, yêu cầu treo, yêu cầu đợi,… Có thể nói bus điều khiển có tính hai chiều khơng hồn tồn - Thiết bị trạng thái: Dùng để tránh xung đột bus Hình 1.3 Mạch trạng thái Hình 1.3 Thiết bị ngoại vi nhớ nối vào bus qua mạch ba trạng thái Do việc nhớ thiết bị ngoại vi dùng chung bus giao tiếp với CPU nên cần có chế đảm bảo cho thời điểm sử dụng có thiết bị vật lý (bộ nhớ, thiết bị ngoại vi) nối với bus Tín hiệu điều khiển ENABLE cho phép nhớ thiết bị ngoại vi nối với bus Thiết bị không nối với bus trạng thái trở kháng cao không gây ảnh hưởng đến thiết bị nối với bus Bảng 1.1 ENABLE 1 IN 0 OUT z (trở kháng cao) z (trở kháng cao) Có hai phương pháp truyền thông tin bus phương pháp đồng phương pháp khơng đồng bộ, máy tính PC sử dụng truyền đồng chủ yếu không cách đối tượng nội không lớn Trong phương pháp CPU điều khiển tồn q trình truyền thơng tin qua tín hiệu điều khiển ghi/đọc Q trình truyền thơng tin hệ thống bus thực khoảng thời gian khác Chu kỳ bus khoảng thời gian CPU dùng để thực thao tác truyền thông tin định với đối tượng định Mỗi chu kỳ bus kéo dài nhiều chu kỳ nhịp xung đồng hồ máy tính Có chu kỳ bus sau: nhập lệnh, đọc nhớ, ghi nhớ, đọc cổng vào/ra, ghi vào cổng vào/ra, ngắt Thiết bị máy tính Kiểu - điện tử Bao gồm thiết bị tạo nên từ nhiều thành phần phối hợp với nhau: Các thành phần cấu khí thường đảm nhiệm chức theo yêu cầu thiết bị in, vẽ, đóng cắt thiết bị… Các thành phần cấu điện, điện tử đảm nhiệm chức dẫn động, khuyếch đại công suất Việc phối hợp hoạt động cấu điện - điện tử - khí chương trình máy tính hệ vi xử lý thực Kiểu từ - điện tử Thường ứng dụng thành phần lưu trữ thông tin Đây vật thể bề mặt chứa lớp bột từ có tính từ dư Thơng tin cần lưu trữ chuyển đổi sang tín hiệu điện có mức điện áp "0" "1" sau cho dòng điện chạy cuộn dây đầu từ để hoá lớp bột từ vật chứa thông tin Đầu từ: làm chức viết vàolđọc thông tin vật chứa thông tin Đầu từ cấu tạo từ vòng xuyến ferit có khe hở để tập trung từ thơng từ hố hạt từ bề mặt vật chứa thông tin Nguyên lý ghi_đọc từ: Gồm thành phần chính: - Đầu từ: Là lõi ferit hình xuyến, có khe từ Trên lõi có quấn cuộn dây điện từ Các đầu cuộn dây nối vào mạch thulphát thơng tin Hình 1.4 Ngun lý đọc ghi từ - Đĩa từ: Là đĩa nhựa dẻo, bề mặt có phủ lớp bột từ có đặc tính lưu giữ từ Hoạt động: - Ghi: Thơng tin cần ghi vào đĩa dạng 0- biến đổi thành tín hiệu điện (Ví dụ theo chuẩn TTL: : + 0,8 Volt : + 2,8 + 5Volt) Các tín hiệu điện 0- chạy cuộn dây đầu từ tạo từ trường tỉ lệ với 0- Trong địa từ quay q trình từ hố bề mặt đĩa theo thơng tin đưa vào thực kết vị trí khác đĩa lưu giữ phần đĩa nhiễm từ với mức độ khác - Đọc: Ngược với trình ghi Kiểu quang - điện tử Đĩa CD-ROM (Compact Disk Read Only Memory) - Đĩa CD phát minh vào năm 1982 Các tiêu chuẩn Reed Book hai hãng SONY PHILIPS đưa Với phát triển kỹ thuật tiêu chuẩn thay đổi; dựa sở Reed Book - Đĩa CD ngày sử dụng lĩnh vực nghe nhìn mà dùng làm nhớ dung lượng lớn Sự khác CD Player (các mạng nghe nhạc dùng đĩa CDROM) đọc đĩa CD ROM ghép với máy tính PC đọc CD ROM có thêm ghép nối để truyền số liệu tới bus hệ thống PC linh kiện ghép nối đảm bảo cho CPU truy nhập số liệu từ đĩa với lệnh phần mềm Cấu tạo đĩa: Đường kính: 4.75 inches Dày: 1,2 mm Lỗ có đường kính: 15mm Dung lượng phổ biến nay: 650MB -700MB - Đĩa CD có rãnh phản xạ ánh sáng phủ bột nhôm sau phủ lớp sơn bóng để bảo vệ - Khi đĩa CD chế tạo, thông tin đưa vào đĩa CD rãnh pa nhôm dạng pits (Sự lõm xuống) lands (Sự lồi lên); lồi lõm nữ biểu bit Pits lands xếp dọc theo đường trơn ố quanh trục bao phủ tồn bề mặt đĩa CD, lượn vòng từ ngồi Khơn (ra hát loại đĩa CD bắt đầu ghi từ mép ngồi - Do có cất tạo đặc biệt nên tốc độ truyền liệu thời gian thâm nhập đ, CD- ROM chưa cao so với đĩa cứng Nguyên tắc hoạt động: Hình 1.5 Nguyên lý đọc đưa CDROM Sensor: Cảm biến Diode Laser: Đĩa phát lazer Be am Spliter: Bộ phân tích tia sáng Bit Signal: Tín hiệu số nhị phân(bit) Renected be am: Tia phản xạ Sensing beam: Tia tới Movable Mirror: Gương chuyển động Optical Disk:Đĩa quang Tia lazer từ laser phát hội tụ qua hệ thống quang học hội tụ lên rãnh bề mặt đĩa CD- ROM Ta biết thông tin ghi pits lands Cường độ tia phản xạ yếu gặp chỗ lõm Trong ổ đĩa có sensor thu, nhạy với cường độ tia phản xạ Cường độ tia phản xạ phụ thuộc vào chỗ lồi lõm mà qua, tức phụ thuộc thơng tin ghi đĩa Đầu sensor tín hiệu thơng tin chuyển sang dạng điện  Đĩa CD-WR (ổ đĩa CD ghi - đọc) đĩa DVD (Digital Versatile Disc) Đĩa quang công nghệ số đa dụng: DVD xuất vào tháng năm 1997 Một đĩa DVD lưu trữ thơng tin gấp lần đĩa CD Đầu đọc đĩa DVD dọc đĩa CD ROM (ngược lại khơng) DVD có đường kính độ dày giống đĩa CD, chúng làm vật liệu phương pháp chế tạo Giống đĩa CD, liệu DVD mã hoá chỗ lõm lồi nhỏ dọc theo rãnh đĩa Một DVD gồm có vài lớp plastic, tổng cộng bề dày 1.2 mm Mỗi lớp tạo phun khuôn poly carbon plastic (created hy injection molding polycarbonate plastic) Các trình định dạng đĩa có bướu vi nhỏ (bumps) xếp đơn, liên tục dài xoắn theo rãnh liệu Một xoá các mẩu polycarbon định dạng, lớp phản xạ mỏng thổi tới đĩa, bao phủ bướu Nhôm sử dụng sau lớp bên trong, lớp vàng bán phản xạ sử dụng cho lớp ngồi, cho phép tia laser chiếu vào xuyên qua lớp tới lớp Sau tất lớp làm, chúng phủ sơn ổn định tia hồng ngoại Với đĩa mặt, nhãn chúng in lụa mặt khơng có liệu Với đưa hai mặt nhãn đĩa in chỗ trống không ghi liệu đĩa Mặt cắt phần khác kiểu đĩa khác hình 1.6 Hình 1.6 Các dạng DVD dung lượng Mỗi lớp viết DVD có rãnh xoắn chứa liệu Với loại DVD mặt (single-layer DVD) rãnh xoắn luôn chạy từ Như rãnh xoắn bắt đầu tâm nghĩa DVD mặt nhỏ 12c yêu cầu Hình 1.7 Đường ghi liệu DVD Chương V Ghép nối máy tính - hệ vi xử lý Họ vi điều khiển 8x51/52 Tổng quát vi điều khiển 8x51/52 8x51/52 họ vi điều khiển có đặc tính kỹ thuật sau: - Là vi điều khiển bit Có 4kB/ 8kB ROM 128/1256 byte RAM - Khả địa hố: + 64K nhớ chương trình + 64K nhớ liệu - Có 128 bytes nhớ RAM - Có Time/Counters - Cổng nối tiếp, cổng vào song song Hình 5.1 Sơ đồ khối vi điều khiển 8x51 - Có điều khiển ngắt logic với nguồn ngắt (8x51) nguồn ngắt (8x52) - 22 ghi có chức đặc biệt SFR (Special function registers) 8051có thể đánh địa 64K nhớ liệu ngồi 64K nhớ chương trình ngồi 8051 có tín hiệu đọc phân biệt: RD# PSEN#: - RD#: Được kích hoạt byte đọc từ nhớ liệu bên -PSEN#: Được kích hoạt byte đọc từ nhớ chương trình bên ngồi Hình 5.2 Sơ đồ vi điều khiển 8x51/52 tối thiểu hoạt động Truyền tin nối tiếp vi điều khiển 8x51/52 Vi điều khiển 8x51/52 có cổng nối tiếp nằm chíp Chức quan trọng cổng nối tiếp biến đổi liệu từ song song thành nối tiếp để đẩy lên đường truyền biến đổi liệu vào từ nối tiếp thành song song Việc truy nhập phần cứng cổng nối tiếp thông qua chân TXD RXD 8x52 bit Port 3: P3.1 (TxD) chân 11 P3.0 (RxD) chân 10 Cổng nối tiếp 8x52 truyền chiều đồng thời (full duplex) ký tự nhận lưu trữ đệm ký tự thứ nhận CPU đọc ký tự thứ trước ký tự thứ hai nhận liệu khơng bị Có ghi chức đặc biệt (Special Function Register)để phần mềm qua truy nhập cổng nối tiếp SBUF SCON SBUF (Serial port buffer) có địa 99h xem buffer Khi ghi liệu vào SBUF truyền liệu đọc liệu từ SBUF nhận liệu từ đường truyền SCON (Serial port Control register) có địa 98h ghi đánh địa theo bit bao gồm bit trạng thái điều khiển Bit điều khiển xác lập chế độ điều khiển cho cổng nối tiếp bit trạng thái cho biết ký tự truyền nhận Bit trạng thái kiểm ta phần mềm lập trình để gây ngắt Chương trình truyền tin nối tiếp với vi điều khiển 8x51/52 viết theo kiểu polling theo kiểu ngắt Việc chọn loại tuỳ theo yêu cầu công việc cụ thể Với ứng dụng đơn giản, liệu chương trình kiểu polling đáp ứng Với ứng dụng yêu cầu vào phức tạp, liệu nhiều, nhanh nên sử dụng phương pháp truyền tin dùng ngắt Khi sử dụng truyền tin nối tiếp với vi điều khiển, để tăng cường độ lớn tín hiệu truyền tin thường sử dụng vi mạch khuyếch đại truyền tin nối tiếp MAX232 Sơ đồ sử dụng hình dưới: Hình 5.3 Vi mạch khuyếch đại truyền tin nối tiếp MAX232 Ghép nối hệ vi xử lý - máy tính PC Phần cứng: Ghép nối điển hình máy tính vi điều khiển 8x51/52 thông qua cổng truyền tin nối tiếp, giao diện RS-232 Để tăng khoảng cách ghép nối phối hợp ghép vòng dòng điện dùng chuyển đổi RS232/RS-485 Cả hai cách cho phép tăng khoảng cách truyền tới 1000- 1200m Hình 5.4 Ghép nối vi điều khiển 8x51/52 với máy tính PC Phần mềm: + Chương trình vi điều khiển: Được viết hộp ngữ C sau dịch nạp vào nhớ vi điều khiển (nếu chương trình lớn phải chứa nhớ ngoài), thực chức thu liệu truyền máy tính host, xử lý theo lệnh host + Chương trình host: Viết ngôn ngữ bậc cao thực thu liệu từ hệ vi xử lý gìn về, cập nhật liệu, truyền tới máy tính khác, điều khiển thiết bị chấp hành, gìn lệnh tới vi xử lý Các chương trình chạy hệ điều hành Windows 2000, XP truy xuất cổng phải thông qua hàm ngôn ngữ bậc cao hàm API Windows Các chức viết dạng luồng (thread) Ghép nối máy tính với chuột bàn phím Bàn phím chuột thiết bị quen thuộc ghép nối với máy tính PC Chúng dùng để nhập liệu tay từ người sử dụng, dùng để tác động vào biểu tượng mênh để điều khiển máy tính Trong bàn phím chuột có vi điều khiển Hệ vi xử lý xây dựng vi điều khiển vế số thiết bị điện, điện tử khác trình làm việc truyền tin với hệ trung tâm (CPU nhớ trung tâm) theo phương pháp truyền tin nối tiếp đồng Trước chuột thường nối qua cổng truyền tin nối tiếp (COM1 COM2) ngày máy tính PC bàn phím chuột kiểu PS/2 The PS/2 Mouse/keyboard Protocol Giao diện vật lý: PS/2 - "Personal System/2" nhắc đến cuối năm 80 IBM Đầu nối 101 cổng PS/2 có hai kiểu: chân DIN chân mini-DIN Cả hai kiểu đầu nói giống mặt điện, chúng khác chân Điều có nghĩa hai kiểu đầu nối thay đổi dễ dàng cho đầu nối chuyển đổi Bàn phím PC sử dụng hai kiểu đầu nối 6-chân mini-DIN 5- chân DIN connector Nếu có bàn phím 6-chân mini-DIN mà máy tính lại 5-chân DIN (hoặc ngược lại) cần có đầu nối chuyển đổi (hoặc cắt dây nối lại chuyển đổi với nhau) Bàn phím với 6-chân mini-DIN thường gọi bàn phím "PS/2", loại 5-chân DIN thường gọi thiết bị "AT" (các bàn phím "XT" thường sử dụng 5-chân DIN, thuộc loại cũ không làm năm gần nữa) Các bàn phím loại PS/2, AT, USB Cáp nối bàn phím chuột với máy tính thường dài khoảng feet có đến dây bọc nhựa bọc lớp giấy kim loại mỏng Nếu muốn có dây dài phải mua dây cáp PS/2 mở rộng có bán cửa hàng vật liệu điện Chúng ta nối nhiều đoạn dây cáp mở rộng lại mua độ dài dây cần thiết Nếu nối nhiều mối nối làm truyền tin Các chân kiểu đầu nối Hình 55 a, b: Hình 5.5a Hình 5.5 a, b Đầu nối chuột/bàn phím PS/2 kiểu A T/XT Hình 5.6 Đầu nối chuột/bàn phím PS/2 chân Giao diện điện: Chú ý: phần thuật ngữ "host" dùng để thiết bị mà chuột bàn phím nối đến ví máy tính PC thuật ngữ "device" để bàn phím chuột Bàn phím chuột cung cấp qua nguồn đơn (Vcc/Ground) Dòng tiêu thụ khơng lớn 275 ma từ host phải tránh tăng điện đột ngột Những tăng đột ngột điện gây nguyên nhân "hot-plugging" (tức rút/cắm bàn phím chuột máy tính chạy) Những mainboard cũ có cầu chì bảo vệ cổng bàn phím chuột Khi cầu chì bị nổ khơng mang lại lợi ích cho người tiêu dùng Kiểu mainboard sử dụng cầu chì tự nối lại "Poly" hướng giải vấn đề Tóm tắt: Đặc tính nguồn cung cấp Vcc = +4.5V to +5.5V Dòng lớn = 275 mA Các đường dây Data Clock hở collector có điện trở kẻo lên Một giao diện "open-collector" có hai trạng thái có thể: trở kháng thấp trở kháng cao Trong trạng thái "low", transistor kẻo mạch (nhe) xuống mức nối đất Trong trạng thái hình impedance" giao diện đóng vai trò mạch điện hở không điều khiển mạch cao hay thấp Vả lại điện trở kẻo lên "pullup" nối bus Vcc bus kẻo lên cao khơng có thiết bị bus tác động kẻo xuống thấp Giá trị xác điện trở khơng quan trọng (1~10 kOhms); điện trở lớn cho kết nguồn tiêu thụ nhỏ điện trở nhỏ cho kết nối lên nhanh Một giao diện mạch hở collector xem đây: Hình 5.7: Giao diện mạch open-collector chung Dữ liệu Clock đọc vào chân A B vi điều khiển Cả dây có điện áp +5V, kẻo tới đất xác nhận mức "1" C D Và kết là, Data tương ứng giá trị D, bị đảo ngược., Clock tương ứng giá trị C, bị đảo ngược Hình 5.7 Giao diện mạch bàn phím Truyền tin: Mơ tả chung Chuột bàn phím PS/2 thực giao thức truyền tin nối tiếp đồng hai chiều Bus nghỉ ("idle") hai đường dây cao (open-collector) Trạng thái bàn phím chuột cho phép bắt đầu truyền liệu; Host có điều khiển cuối bus cấm truyền tin thời điểm cách kẻo đường Clock xuống thấp (pulling the Clock nhe low) Thiết bị phát tín hiệu clock Nếu host muốn gửi liệu, phải cấm truyền tin từ thiết bị cách kẻo clock low Host kẻo dây Data xuống thấp (Data low) giải thoát dây Clock (releases Clock) Đây trạng thái "Request- tosend" tín hiệu thiết bị bắt đầu sinh xung clock Tóm tắt: Các trang thái bus: Data = high, Clock = hình: Trạng thái nghỉ - khe state Data = high, Clock = low: Cấm truyền tin - Communication Inhibited Data = low, Clock = high: Host Request-to-send Các liệu truyền byte byte truyền khung tin (frame) chứa 11 - 12 bits Các bit là: • start bit Bit ln • data bits, bit LSB truyền trước • parity bit (parity lẻ) • stop bit Bit ln • acknowledge bit (host-to-device communication giấy) Bit parity lập (set) có tổng số chẵn bit bit liệu xoá (reset - 0) nêu có tổng số bit lẻ bit liệu Con số bit bit liệu cộng với bit parity luôn phải thêm vào số lẻ (parity lẻ) (The number of 1's in the data bits plus the panty bit always add up to an add number (oddparity.) Điều sử dụng để tìm hỏng Bàn phím/con chuột phải kiểm tra (chếch) bit khơng phản ứng thu lệnh sai Dữ liệu truyền từ thiết bị tới host đọc sườn xuống (falling edge) tín hiệu clock signal; liệu truyền từ host tới thiết bị đọc sườn lên (rising edge) Tần số xung clock phải giới hạn 10 - 16.7 kHz Nghĩa xưng clock phải cao 30 - 50 micro giây thấp 30 - 50 micro giây Nếu thiết kế bàn phím, chuột, thiết bị nối với host biến đổi/1ấy mẫu đương liệu xung (modify/sample the Data nhe in the middle ofeach cell) Tức 15 - 25 micro giây thích hợp sau clock thay đổi Mặt khác bàn phím/con chuột ln sinh xung tín hiệu clock, host ln có điều khiển sau (ultimate control) qua truyền tin Truyền tin: Device-to-Host Các đường Data Clock hở collector (open collector) Một điện trở nối dây với +5V, trạng thái nghỉ bus cao Khi bàn phím chuột muốn gửi thơng tin, kiểm tra (checks) đường Clock chắn mức cao Nếu chưa phải, host cấm truyền tin thiết bị phải đưa vào đệm liệu truyền host giải thoát Clock (releases Clock) Đường dây Clock phải tiếp tục cao 50 micro giây trước thiết bị bắt đầu truyền liệu Như đề cập đến phần trước, bàn phím chuột sử dụng giao thức nối tiếp với khung tin 11 bit Các bit là: • start bit Bit ln • data bits, LSB trước • parity bit (odd parity) • stop bit Bit Bàn phím/chuột viết bit vào đường Data Clock cao, đọc host Clock is thấp Hình 5.58 5.59 minh hoạ điều Hình 5.58: Truyền tin Device-to-host Đường Data thay đổi trạng thái Clock cao liệu ổn định Clock thấp Hình 5.8 Truyền tin từ thiết bị tới host Hình 5.9 Mã qt phím "Q " gửi từ bàn phím tới cổng bàn phím kênh A Clock, kênh B liệu Tần số clock 10- 6.7 kHz Thời gian từ sườn lên xung Clock tới thay đổi trạng thái liệu (Dâm transition) phải micro giây Thời gian từ thay đổi trạng thái liệu tới sườn xuống xung clock phải micro giây không lớn 25 micro giây Host cấm truyền tin lúc cách kẻo đường Clock thấp (low) 100 microseconds Nếu truyền bị cấm trước xung clock thứ 11 thiết bị (device) phải hỏng việc truyền phải sẵn sàng truyền lại (sự truyền) "chunk" liệu host giải thoát Clock (releases Clock) Một "chunk" liệu a ma ke co de, break co de, device ID, mouse movement packet, etc Ví dụ bàn phím bị ngắt gửi byte thứ hai break co de hai byte, cần phải truyền lại byte break code Nếu host kéo clock thấp trước biến đổi clock high-to-low đầu tiên, sau sườn xuống xung clock cuối cùng, bàn phím/con chuột khơng cần phải truyền lại liệu Ngoài liệu tạo lập cần thiết phải truyền, phải giữ đêm host giải Clock (releases Clock) Bàn phím có vùng đệm 16 byte cho mục đích Nếu bàn phím bấm bấm thêm vào đầy vùng đệm phím bấm vào bị bỏ qua vùng đệm chỗ trống Các chuột lưu trữ gói tin di chuyển thời phổ biến cho việc truyền Truyền tin Host-to-Device: Gói tin (packet) gửi khác truyền tin host-to-device Trước hết, thiết bị PS/2 sinh tín hiệu clock Nếu host muốn gửi liệu, trước hết phải dây Clock Data vào trạng thái "Request-to-send" sau: Cấm truyền tin việc kẻo dây Clock xuống thấp 100 micro giây Gắn vào "Request-to-send" cách kẻo dây Data xuống thấp, sau giải thoát Clock (release Clock) Thiết bị kiểm tra trạng thái thời khoảng không vượt milli giây Khi thiết bị tìm trạng thái này, bắt đầu phát tín hiệu Clock clock bit liệu bit stop Host thay đổi dây Data dây Clock mức thấp, liệu đọc thiết bị dây Clock mức cao Việc ngược với điều xuất truyền tin device-to-host Sau bit stop thu, thiết bị xác nhận (acknowledge) byte thu mang dây Data xuống thấp phát xung clock cuối Nếu host khơng giải dây Data sau xung clock thứ 11, thiết bị tiếp tục phát xung clock dây Data giải thoát' (thiết bị phát hỏng) Host bỏ việc truyền (abort transmission) thời điểm trước xung clock thứ 11 (acknowledge bia cách giữ dây Clock mức thấp 100 micro giây Đây bước host gửi liệu đến thiết bị PS/2: 1) Làm cho dây Clock mức thấp 100 micro giây 2) Làm cho dây Data mức thấp 3) Giải thoát dây Clock (Release the Clock line) 4) Đợi thiết bị mang dây Clock đến mức thấp 5) Set/reset dây Data để truyền bit liệu 6) Đợi thiết bị mang dây Clock đến mức cao 7) Đợi thiết bị mang dây Clock đến mức thấp 8) Liên tục làm bước 5-7 với bit liệu khác bit parity 9) Release dây Data 10) Đợi thiết bị mang dây Data đến mức thấp 11) Đợi thiết bị mang dây Clock đến mức thấp 12) Đợi thiết bị giải thoát (release) dây Data dây Clock Hình 5.10 cho xem biểu đồ Hình 5.11 tách rời thời gian cho xem tín hiệu sinh host, thiết bị PS/2 Chú ý thay đổi thời gian với bit "ack" truyền liệu xuất đường dây Clock mức cao (đúng thấp trường hợp với 11 bit khác) Hình 5.11 Chi tiết hố truyền tin host đến thiết bị Tham khảo Hình 5.11 có hai lượng thời gian host đợi (host looks for) (a) is the time it takes the device to begin generating clock pulses after the host initially takes the Clock nhe low, which must be no greater than 15 ms (b) is the thuê takes for the packet to bê sau, which must be no greater than 2ms Nếu khoảng thời gian không phù hợp, host phát hỏng Tức khắc sau "ack" nhận, host mang dây Clock xuống thấp cấm truyền tin xử lý liệu Nếu lệnh gửi từ host yêu cầu đáp ứng đáp ứng phải nhận 20 ms sau host giải phóng dây Clock Nếu điều khơng xảy ra, host sinh hỏng (enor) CÂU HỎI VÀ BÀI TẬP Giao diện PS/2 gì? Tại chuột bàn phím ghép chung PS/2 mà không xung đột? Xây dựng hệ thống thu thập liệu: Tín hiệu analog qua ADC đưa vào hệ vi xử lý (8x51 PSOC) sau chuyển host PC qua RS 485 RS232 ghép vòng dòng điện Cũng nhiệm vụ chương trình máy tính PC chuyển liệu thu máy server ghép với host PC quan mạng LAN Intemet TÀI LIỆU THAM KHẢO [1] William Stallings, Computer organization and architecture, Prentice- Han, Inc, 1996 [2] Adrew S Tanenbaum, The Modern Operating System [3] Peter H Anderson, Use of a PC Printer Portfor Control and Data Acquisition, Department of Electrical Engineering Morgan State University, 1996 [4] Ngô Diễn Tập, Đo lường điều khiển máy tính, NXBKHKT, 2001 [5] Văn Thế Minh, Kỹ thuật vi xử lý, NXBGD, 1997 [6] Vũ Chấn Hưng, Giáo trình kiến trúc máy vi tính, NXB GTVT, 2003 [7] Ngơ Diễn Tập, Kỹ thuật ghép nối máy tính, NXBKHKT, 1999 [8] Nguyễn Nam Trung, Cấu trúc máy vi tính thiết bị ngoại vi, NXB KHKT, 2000 [9] Nguyễn Mạnh Giang, Kỹ thuật ghép nối máy tính, NXBGD, 1998 [10] Vũ Chấn Hưng, Tập giảng "ứng dụng kỹ thuật vi xử lý máy vi tính đo lường điều khiển" [11] Các tài liệu kỹ thuật ADC, DAC, vi mạch số - tương tự hãng [12] Một số trang web: + http://w.w.w.msn.com + http://w.w.w.ntfs.com + http://w.w.w.cs arizona.edu/ + http://w.w.w.science.unitn.it/ + http://w.w.w.howstuffworks.com + http://w.w.w.Storage review.com MỤC LỤC Trang Chương I Tổng quan máy tính, thiết bị ngồi máy tính phương pháp trao đổi, biến đổi liệu Máy tính thành phần cấu thành Hệ vi xử lý kinh điển Máy tính PC Hệ thống bus Thiết bị máy tính Kiểu - điện tử Kiểu từ - điện tử Kiểu quang - điện tử 1.2.4 Thiết bị xử lý tín hiệu Các chuẩn ghép nối Định nghĩa Các đặc tả cho kiểu ghép nối Các phương pháp vào liệu Vào/Ra theo phương pháp hỏi vòng Vào / Ra ngắt Vào / Ra theo phương pháp DMA Các thiết bị chuyển đổi liệu 26 Khái niệm - Định lý lấy mẫu Shannon Chuyển đổi AfD a A/D xấp xỉ tiệm cận b A/D tích phân sườn dốc 31 Chuyển đổi D/A Chương II Cấu trúc chung modul ghép nối Mơ hình tổng thể 48 Cấu trúc khối 49 Khối giải mã địa - nhiệm vụ, cấu tạo 49 Khối đệm liệu - nhiệm vụ, cấu tạo 51 Khối logic điều khiển thiết bị - nhiệm vụ, cấu tạo 54 Phần mềm điều khiển thiết bị 54 Chương III Thiết kế ghép nối máy tính qua giao diện 57 Ghép nối máy tính qua giao diện 57 Ghép nối qua cổng song song .57 a) Các ghi giao diện vào song song 57 b) Điều khiển qua cổng song song 59 c) Đưa liệu vào máy vi tính qua cổng song song 70 Ghép nối qua cổng nối tiếp 71 a) Giao diện RS232, 485 71 b) Vào liệu Polling-truyền tin qua cổng nối tiếp 74 c) Vào liệu dùng ngắt 79 Ghép nối qua cổng USB .80 Ghép nối qua khe cắm rộng 85 a) Ghép nối qua khe cắm ISA 85 b) Ghép nối qua khe cắm PCI 86 Ghép nối máy tính với thiết bị đo lường điều khiển .91 Mô hình tổng quát .91 Các phương pháp điều khiển 92 a) Điều khiển tương tự 92 Chương IV Ghép nối máy tính - máy tính 94 Ghép nối đơn giản qua cổng song song 94 Ghép nối đơn giản qua cổng nối tiếp .94 Vòng dòng điện 94 Ghép nối qua mạng LAN 96 Chương V Ghép nối máy tính - hệ vi xử lý 97 Họ vi điều khiển 8x51/52 97 Tổng quát vi điều khiển 8x51/52 97 Truyền tin nối tiếp vi điều khiển 8x51/52 98 Ghép nối hệ vi xử lý - máy tính PC 99 Ghép nối máy tính với chuột bàn phím 100 TÀI LIỆU THAM KHẢO 108 112 ... liệu thiết bị giao diện, thiết bị giao diện chuyển thành dạng thích hợp với thiết bị ngoại vi đưa cho thiết bị ngoại vi Khi thiết bị ngoại vi gửi liệu cho máy tính, liệu đưa vào ghi liệu thiết bị. .. Các thiết bị ngồi thiết bị vào thiết bị Thiết bị vào ví dụ phím điều khiển để thay đổi thơng số chương trình, điều khiển hoạt động hệ vi xử lý Thiết bị thiết bị hiển thị: LED 7seg, LCD (với hệ vi. .. pháp vào liệu CPU thực trao đổi thông tin với thiết bị ngoại vi giới bên thông qua thiết bị giao diện Thiết bị giao diện thiết bị lập trình Mỗi thiết bị giao diện có loại ghi, loại thực chức khác