giáo trình thiết kế vi mạch số IN sunew

Hìnhảnh của các chất được cho như ở hình 2.1 Chất dẫn điệnChất cách điệnChất bán dẫnHình 2.1: Vật liệu dẫn điện, cách điện hay bán dẫn là phụ thuộc vào số điện tử tự do trong vật liệu đó

LỜI NÓI ĐẦU

Cùng với sự phát triển của khoa học, kỹ thuật IC tích hợp cũng đã pháttriển rất nhanh trong thời gian qua Ngày nay người ta có thể tích hợp trong IC thậtnhiều chức năng, chúng có thể xử lý tín hiệu độc lập, kích thước vô cùng nhỏ gọn.Như vậy, người ta chế tạo ra những IC này như thế nào Từ bước chuẩn bị ý tưởng,

mô tả chức năng IC cho đến khi chế tạo được thực hiện ra sao

Bên cạnh đó, những công ty về sản xuất vi mạch ở nước ta cũng đã đư ợcxây dựng và hoạt động khá nhiều Nhu cầu sinh viên là việc tăng lên Trang bị chosinh viên những kiến thức về vi mạch cũng như thi ết kế vi mạch là cần thiết

Từ những yêu cầu đó, cuốn giáo trình thiết kế vi mạch số được biên soạn

để giúp sinh viên có được những kiến thức cơ bản về IC số Nội dung cuốn giáotrình mô tả bốn vấn đề chính được tập trung ở bốn chương Thứ nhất là tổng quan

về thiết kế và chế tạo IC Thứ hai là cách thiết kế layout của IC Thứ 3 là giới thiệumột số họ IC có khả năng lập trình được Và cuối cùng là giới thiệu ngôn ngữ mô tảphần cứng – VHDL

Cuốn giáo trình được tập trung xây dựng cho sinh viên năm cuối củaTrường cao đẳng kỹ thuật Cao Thắng Nội dung giáo trình phù hợp với sinh viêncao đẳng Tuy nhiên, một số nội dung ở mức độ nâng cao giúp sinh viên có thể tìmhiểu sâu hơn

Tác giả xin cảm ơn tất cả các bạn sinh viên cũng như b ạn đọc Tác giảcũng rất mong nhận được những phản hồi từ phía bạn đọc để tài liệu được hoànchỉnh hơn

Nhóm tác giả!

MỤC LỤC

Lời nói đầu i

Mục lục ii

Chương 1 Giới thiệu 1

1.1 Giới thiệu chung 1

1.1.1 Khái niệm và thuật ngữ 1

1.1.2 Phân loại thiết kế vi mạch 2

1.1.3 Thiết kế luận lý 2

1.1.3.1Thiết kế số 2

1.1.3.2 Thiết kế tương tự 2

1.1.3.3 Thiết kế tín hiệu hỗn hợp 3

1.1.4 Thiết kế vật lý 3

1.1.4.1Thiết kế layout 3

1.1.4.2 Kiểm tra DRC và LVS 4

1.2 Những bước cơ bản khi chế tạo IC 4

1.2.1 Thiết kế hệ thống 5

1.2.2 Thiết kế chức năng 5

1.2.3 Synthesis - Place – Route 6

1.2.4 Thiết kế Layout 7

1.2.5 Thiết kế mặt nạ 7

1.2.6 Sản xuất mask 7

1.2.7 Chuẩn bị wafer 8

1.2.8 Các quá trình xử lý wafer 8

1.2.9 Kiểm tra - Đóng gói - Xuất xưởng 10

Chương 2 Lý thuyết cơ bản về transistor CMOS 11

2.1 Vật liệu dẫn điện, cách điện và vật liệu bán dẫn 11

2.1.1 Khái niệm 11

2.1.2 Nguyên liệu bán dẫn 12

2.1.3 Vật liệu loại N 13

2.1.4 Vật liệu loại P 14

2.1.5 Tiếp giáp PN 15

2.2 Phân cực cho mối nối PN 17

2.3 Transistor bán dẫn 19

2.3.1 Hiệu ứng trường 19

2.3.2 Chế tạo FET 21

2.3.3 Cách ly FET 22

2.3.4 Giảm tiêu hao công suất 24

2.3.5 Thuyết bị chuyển mạch kết hợp 26

2.3.6 Kết nối N well và kết nối nền 27

2.3.7 Xây dựng mạch logic 28

2.4 Câu hỏi ôn tập 30

Chương 3 Layout CMOS và các mạch logic cơ bản 31

3.1 Lý thuyết layout CMOS 31

3.1.1 Kích thước linh kiện 31

3.1.1.1 Spice 33

3.1.1.2 Chia nhỏ linh kiện có kích thước lớn 34

3.1.2 Chia sẻ cực nguồn và cực máng 38

3.1.3 Kỹ thuật kết nối thiết bị 41

3.1.4 Kết nối layout 44

3.1.5 Sơ đồ hình que 45

3.1.6 Nút well và nút nền 49

3.1.7 Hiệu ứng anten 52

3.2 Layout của một số mạch logic cơ bản 55

3.2.1 Hoạt động của transistor CMOS 55

3.2.2 Cổng đảo 56

3.2.3 Cổng NAND 57

3.2.4 Cổng NOR 59

3.2.5 Ghép cổng logic 60

3.2.6 Transistor truyền qua và cổng truyền 61

3.3 Câu hỏi ôn tập 64

Chương 4 Thiết bị logic lập trình được 66

4.1 Giới thiệu PLD 66

4.1.1 Hoạt động của PAL 66

4.1.2 Hoạt động của GAL 67

4.1.3 Ký hiệu đơn giản cho sơ đồ của PAL/GAL 68

4.1.4 Sơ đồ khối tổng quát của PAL/GAL 69

4.1.5 MACROCELL 69

4.1.6 Các SPLD thực tế 70

4.1.7 Các CPLD 74

4.2 Logic lập trình FPGA 75

4.2.1 Các khối logic có thể định cấu hình CLB 76

4.2.2 Các module logic 77

4.2.3 FPGA dùng trong công nghệ SRAM 78

4.2.4 Các lõi của FPGA 79

4.3 Câu hỏi ôn tập 80

Chương 5 Ngôn ngữ lập trình VHDL 81

5.1 Giới thiệu về VHDL 81

5.2 Cấu trúc của một thiết kế dùng ngôn ngữ VHDL 82

5.2.1 Package 83

5.2.2 Khai báo thư viện 84

5.2.3 Entity 85

5.2.4 Architecture 86

5.2.4.1 Mô tả kiến trúc dưới dạng cấu trúc 86

5.2.4.2 Mô tả kiến trúc dưới dạng dòng dữ liệu 88

5.2.4.3 Mô tả architecture dưới dạng hành vi 92

5.2.4.4 Mô tả architecture dưới dạng hỗn hợp 97

5.2.5 Configuration 98

5.3 Các kiểu đối tượng dữ liệu trong VHDL 99

5.3.1 Khai báo tín hiệu 99

5.3.2 Khai báo biến 100

5.3.3 Khai báo hằng số 100

5.4 Các kiểu dữ liệu trong VHDL 101

5.4.1 Kiểu liệt kê 102

5.4.2 Kiểu số nguyên 103

5.4.3 Kiểu dữ liệu đã định nghĩa 104

5.4.4 Kiểu dữ liệu do người dùng định nghĩa 106

5.4.5 Kiểu dữ liệu con 106

5.4.6 Kiểu dữ liệu mảng 106

5.4.7 Kiểu dữ liệu mảng cổng 109

5.4.8 Kiểu dữ liệu bản ghi 110

5.4.9 Kiểu dữ liệu có dấu và không dấu 110

5.4.10 Kiểu số thực 112

5.4.11 Kiểu vật lý 112

5.5 Các thuộc tính 113

5.5.1 Thuộc tính tín hiệu 113

5.5.2 Thuộc tính dữ liệu scalar 114

5.5.3 Thuộc tính mảng 115

5.6 Các toán tử cơ bản trong VHDL 116

5.6.1 Các toán tử logic 117

5.6.2 Các toán tử quan hệ 117

5.6.3 Các toán tử số học 118

5.6.4 Các toán tử có dấu 118

5.6.5 Các toán tử nhân chia 118

5.6.6 Các toán tử dịch 119

5.6.7 Các toán tử hỗn hợp 120

5.7 Một số ví dụ thiết kế mạch tổ hợp và tuần tự 121

5.7.1 Mạch dồn kênh 2 sang 1 121

5.7.2 Mạch so sánh 4 bit 121

5.7.3 Mạch mã hóa ưu tiên 122

5.7.4 Mạch giải mã 2 đường sang 4 đường 122

5.7.5 Mạch chốt dữ liệu 123

5.7.6 Mạch thanh ghi 8 bit 124

5.7.7 Mạch đếm lên 125

5.7.8 Máy trạng thái 125

5.8 Câu hỏi ôn tập 127

Chương 1

GIỚI THIỆU

1.1 GIỚI THIỆU CHUNG:

1.1.1 Khái niệm và thuật ngữ:

Mạch tích hợp (integrated circuit - IC) là một mạch điện tử được kết hợp từ

vô số linh kiện điện tử nhỏ (chủ yếu là transistor) trên một mảng vật liệu bán dẫn(thường là silicon) Rất nhiều mạch điện được sản xuất trên một tấm wafer vớiđường kính 200 hoặc 300 mm trước khi nó được cắt thành các chíp rời Đa số các

IC được đóng gói kín trước khi được hàn vào bo mạch in (printed circuit boards PCB).

-Sự phát triển nhanh chóng của công nghệ bán dẫn kết hợp với các hoạt độngtiếp thị của nhiều công ty cạnh tranh đã dẫn đến một loạt các thuật ngữ và từ viếttắt, mà nghĩa của nó không nhất quán Tùy thuộc vào quan điểm, vi mạch đượcphân loại theo các tiêu chí khác nhau Dưới đây ta đưa ra một số thuật ngữ để hiểusâu hơn về vấn đề này

Kích thước của 1 chip (Die size) là một chuẩn đo kém cho một thiết kế

phức tạp bởi vì kích thước hình học của một mạch tích hợp thì biến đổi theo giaiđoạn kỹ thuật, công nghệ chế tạo và các dạng thiết kế

Số lượng transistor (transistor count) là số lượng transistor trên 1 chíp Số

lượng transistor sẽ thể hiện tốt hơn kích thước của 1 chip Tuy nhiên, so sánh giữacác họ logic khác nhau là không chắc chắn lắm Số lượng transistor cần thiết đểthực hiện một số chức năng nhất định giữa các họ khác nhau là khác nhau

Cổng tương đương (Gate equivalents) cố gắng để nắm bắt một thiết kế

phần cứng phức tạp độc lập từ mạch điện thực tế và công nghệ chế tạo Một cổngtương đương (GE) đặt cho một cổng NAND 2 ngõ vào thì tương ứng với 4MOSFETs trong CMOS tĩnh; còn một flip-flop mất khoảng 7 GE Mạch bộ nhớđược đánh giá theo dung lượng lưu trữ trong bit Cổng tương đương và dung lượng

bộ nhớ là cơ sở để người ta quy ước đặt tên dưới đây

Độ phức tạp của mạch điện GEs của cổng logic và dung lượng nhớsmall-scale integration (SSI) 1–10

medium-scale integration (MSI) 10–100

large-scale integration (LSI) 100–10 000

very-large-scale integration (VLSI) 10 000–1 000 000

ultra-large-scale integration (ULSI) 1 000 000 …

Ta cũng không nên quên r ằng mức độ phức tạp của mạch điện trên GE làkhông có giá trị Thay vì đến với thiết kế phức tạp, các kỹ sư được thử thách để tìm

ra giải pháp đơn giản và tối ưu nhất mà đáp ứng được các thông số kỹ thuật đượcđưa ra trong một cách hiệu quả và đáng tin cậy

1.1.2 Phân loại thiết kế vi mạch

Thiết kế vi mạch thường chia ra làm 3 loại:

 Thiết kế số (Digital IC design)

 Thiết kế tương tự (Analog IC design)

 Thiết kế tín hiệu hỗn hợp (Mixed-signal design)

Dù là thiết kế loại nào thì qui trình thiết kế cũng gồm 2 giai đoạn chính:

 Thiết kế luận lý (Logical design - Front End design)

 Thiết kế vật lý (Physical design - Back End design)Chip sau khi được thiết kế được đưa đến nhà máy sản xuất Các công ty cóthể tự sản xuất chip của mình thiết kế, bán thiết kế cho các công ty khác, hoặc thuêcác công ty khác sản xuất cho mình (fabless company) Chip sau khi sản xuất sẽđược kiểm tra trước khi đến với người tiêu dùng

1.1.3 Thiết kế luận lý - Front End design:

1.1.3.1 Thiết kế số:

Sử dụng ngôn ngữ thiết kế phần cứng (Verilog-HDL, VHDL, System-C ) đểhiện thực các chức năng logic của thiết kế Lúc này ta không cần quan tâm đến cấutạo chi tiết của mạch mà chỉ chú trọng vào chức năng của mạch dựa trên kết quảtính toán cũng như sự luân chuyển dữ liệu giữa các thanh ghi (register) Đây là thiết

kế mức chuyển thanh ghi (RTL – Register Transfer Level) Sau đó thiết kế RTL sẽđược mô phỏng để kiểm tra xem có thỏa tính đúng đắn của mạch hay không CácCADs phổ biến dùng thiết kế và mô phỏng RTL là: NC-Verilog, NC-VHDL (củaCadence), ModelSim (của Mentor Graphics), VCS (của Synopsys)

Tiếp theo, thiết kế RTL được tổng hợp (synthesize) thành các cổng (gate) cơbản: NOT, NAND, XOR, MUX, … Quá trình này được thực hiện với sự trợ giúpcủa các CADs chuyên dụng Phổ biến hơn cả là Design Compiler (Synopsys),Synplify (Synplicity), XST (Xilinx) Kết quả của quá trình tổng hợp không phải duynhất và tùy thuộc vào CADs cũng như thư viện các cổng và macro của nhà sản xuấtchip

Nói chung thiết kế số được hỗ trợ rất nhiều bởi các công cụ thiết kế chuyêndụng CADs so với 2 loại thiết kế còn lại

1.1.3.2 Thiết kế tương tự:

Các thiết kế tương tự không được hỗ trợ đắc lực bởi CADs như thiết kế số.Phần lớn công việc được thực hiện bởi con người (80%) và đòi hỏi nhiều kinh

nghiệm cũng như hiểu biết về cấu trúc vật lý, tham số đặc trưng, công nghệ sản xuấtcủa các linh kiện Một điều may mắn là các thiết kế tương tự chủ yếu là các chipquản lí năng lượng, ADC, DAC, DC-DC converter, PLL, VCO, … (các lĩnh vực màchip số chưa làm được hoặc không hiệu quả) chứa số lượng linh kiện ít hơn nhiều

so với các thiết kế số với hàng triệu transistor

Xuất phát từ các thông số yêu cầu của chip và các ứng dụng mà các chipanalog sẽ được sử dụng, chuyên viên thiết kế chọn kiến trúc chip thích hợp (kinhnghiệm có yếu tố quan trọng trong bước này) Sau đó, tham số của các linh kiệntrong kiến trúc đã chọn được tính toán và mô phỏng với các phần mềm chuyêndụng Các CADs thông dụng là HSpice (Synopsys), Star-Hspice (Avant Copr), ICDesign, Pspice (Cadence), IC Design (Mentor Graphics) Quá trình tính toán, môphỏng được thực hiện cho đến khi đạt được kết quả theo yêu cầu, đôi khi phải thayđổi cả kiến trúc mạch

Bên cạnh các mô phỏng miền thời gian, đáp ứng tần số, … một loại môphỏng thường hay sử dụng khi thiết kế chip analog là mô phỏng Monte-Carlo Môphỏng này dùng để khảo sát tín hiệu ra khi có các thay đổi về điện áp nguồn, nhiệt

độ môi trường, sai số qui trình sản xuất…

1.1.3.3 Thiết kế tín hiệu hỗn hợp:

Ngày nay các chip thường có chức năng phức tạp và chứa đồng thời các khốianalog và digital Bên cạnh các kĩ thuật dùng cho analog và digital, các nhà thiết kếphải tính đến những ảnh hưởng lẫn nhau của khối analog và digital (nhiễu, giaothoa, ) để đảm bảo chúng hoạt động ổn dịnh Ngôn ngữ mới được phát triển dùngcho thiết kế chip tín hiệu hỗn hợp là AHDL (Analog Hardware DescriptionLanguage)

1.1.4 Thiết kế vật lý:

1.1.4.1Thiết kế layout:

Netlist thu được trong quá trình thiết kế luận lý được dùng để tạo layout chochip Ở giai đoạn này các linh kiện (transistor, điện trở, tụ điện, cuộn cảm) và cácliên kết giữa chúng sẽ được tạo hình (hình dạng thực tế của các linh kiện và dây dẫntrên wafer trong quá trình sản xuất) Thiết kế được tuân theo các qui luật (designrules) của nhà sản xuất đưa ra Các qui luật này phụ thuộc vào khả năng thi công vàcông nghệ của nhà máy sản xuất Có hai loại qui luật thiết kế là: lamda (λ) và quiluật tuyệt đối Với qui luật lamda thì các kích thước phải là bội số của lamda, trongkhi qui luật tuyệt tuyệt đối sử dụng các kích thước cố định Sử dụng qui luật lamdagiúp ta chuyển đổi thiết kế nhanh khi công nghệ thay đổi

Thiết kế số được hỗ trợ lớn bởi CADs, từ việc sử dụng lại thư viện các cell

cơ bản cho đến place and route tự động Chip analog đòi hỏi các thiết kế chính xác

và các kĩ thuật chuyên biệt để đảm bảo tương thích (matching) giữa các linh kiệnnhạy cảm, chống nhiễu (noise) và đáp ứng tần số

1.1.4.2Kiểm tra DRC và LVS:

Hình 1.1 Qui trình thiết kế vi mạch

Sau khi thiết kế xong layout và hoàn tất kiểm tra qui luật thiết kế (DRC design rule check), layout được xuất ra thành file netlist để đem so sánh với netlistthu được trong quá trình thiết kế luận lý để kiểm tra tính đồng nhất của chúng Nếukhông có sự tương đồng giữa 2 netlist thì phải kiểm tra và sửa lại layout cho đến khitương đồng DRC và LVS được thực hiện bởi các tool chuyên dụng của Synopsys,Candence hay Mentor Graphic Sau đó toàn bộ quá trình thiết kế vật lý sẽ được xuất

-ra 1 file (*.gds hay *.gds2) và gửi đến nhà máy sản xuất

Chip sau khi sản xuất sẽ được kiểm tra (test) trước và sau khi đóng gói đểkiểm tra thông số trước khi được chuyển cho khách hàng hoặc đưa ra thị trường

1.2 NHỮNG BƯỚC CƠ BẢN KHI CHẾ TẠO IC:

Để chế tạo một IC mới, người kỹ sư phải chuẩn bị rất nhiều khâu từ ý tưởngthiết kế, chức năng chính của IC, tạo layout như thế nào, … Các bước cơ bản để chếtạo một IC (dưới đây là ví dụ thiết kế một IC gồm có các khối : CPU, hệ thốngBUS, Ram, …) được liệt kê như sau:

1.2.1 Thiết kế hệ thống - System design

Phần thiết kế này đặc biệt quan trọng, người thiết kế thường là trưởng dự án.Người thiết kế phải lý giải được 100% hệ thống sắp thiết kế Người thiết kế cầnphải hiểu rõ nguyên lý hoạt động của toàn bộ hệ thống, các đặc điểm về công nghệ,tốc độ xử lý, mức tiêu thụ năng lượng, cách bố trí các chân của linh kiện, các lược

đồ khối, các điều kiện vật lý như kích thước, nhiệt độ, điện áp

Tất cả các bước thiết kế trong system design đều thực hiện thủ công màkhông có sự hỗ trợ đặc biệt nào từ các công cụ chuyên dụng

Sau khi có bản thiết kế hệ thống, trưởng dự án sẽ chia nhỏ công việc ra chotừng đội thiết kế Mỗi đội sẽ đảm nhận một bộ phận nào đó trong hệ thống, ví dụđội CPU, đội bus, đội RAM, đội phần mềm, đội test

1.2.2 Thiết kế chức năng - Function design

Phần này là bước kế tiếp theo của thiết kế hệ thống

Trưởng nhóm sẽ là người quyết định chi tiết của từng khối dựa trên yêu cầu

hệ thống từ trưởng dự án Các cuộc kiểm tra các thiết kế sẽ diễn ra hàng tuần giữacác trưởng nhóm và trưởng dự án Sau nhiều kiểm tra, thảo luận như vậy, một bản

mô tả khá chi tiết cho các khối sẽ được hoàn thiện dưới dạng document (word, pdf)với hàng trăm sơ đồ khối (block diagram), biểu đồ thời gian (timing chart), các loạibảng biểu

Trưởng nhóm chịu trách nhiệm chia nhỏ công việc cho từng thành viên trongđội Ví dụ một người đảm nhận phần ALU, một người đảm nhận phần Decoder, Từng thành viên sẽ sử dụng các công cụ chuyên dụng để thiết kế từng bộphận (module) mình đảm nhận Hiện nay, người ta dùng ngôn ngữ thiết kế phầncứng chủ yếu là (Verilog-HDL, VHDL, System-C ) để hiện thực hóa các chứcnăng logic Người ta gọi mức thiết kế này là thiết kế mức RTL (Register TransferLevel) Thiết kế mức RTL thì không cần quan tâm đến cấu tạo chi tiết của mạchđiện mà chỉ chú trọng vào chức năng của mạch dự a trên kết quả tính toán cũng như

sự luân chuyển dữ liệu giữa các register (flip-flop)

Ví dụ một đoạn code Verilog miêu tả một bộ mux 2 bit:

else

SEL2_1_FUNC = B;

endfunctionendmoduleThông thường các file text như trên được gọi là các file RTL (trường hợpviết bằng ngôn ngữ Verilog hoặc VHDL)

Để kiểm tra tính đúng đắn của mạch điện, người ta dùng một công cụ môphỏng ví dụ như NC-Verilog (Native Code Verilog) hay NC-VHDL của hãngCadence, ModelSim của hãng Mentor Graphics Quá trình kiểm tra lỗi (debug) sẽđược lặp đi lặp lại trên máy tính cho tới khi thiết kế thỏa mãn yêu cầu từ trưởngnhóm Kết quả thu được sau giai đoạn này là các file RTL

Trưởng nhóm sẽ tổng hợp các file RTL từ thành viên, ghép các module vớinhau thành một module lớn, đó chính là RTL cho cả khối mà nhóm đó phụ trách Trưởng nhóm sẽ dùng chương trình mô phỏng (simulator) để mô phỏng và kiểm tratính đúng đắn của khối đó, nếu có vấn đề thì sẽ phản hồi lại cho thành viên yêu cầu

họ sửa

Sau khi đã được kiểm tra, toàn bộ cấu trúc RTL trên sẽ được đưa cho trưởng

dự án Tương tự đối với các mo dule khác: bus, RAM,

Các module trên lại được tiếp tục ghép với nhau để cấu thành nên một chiphoàn chỉnh, bao gồm: CPU, system bus, RAM chip này là kết quả thu được củaphần thiết kế chức năng

1.2.3 Synthesis - Place – Route

Đây là bước chuyển những file RTL đã thiết kế ở phần 2 xuống mức thiết kếthấp hơn Các chức năng mức trừu tượng cao (RTL) sẽ được tổng hợp (synthesize)thành các quan hệ logic (NOT, NAND, NOR, MUX, )

Hình 1.2 Quá trình xử lý tổng hợp

Các công cụ (tool) chuyên dụng sẽ thực hiện nhiệm vụ này, ví dụ như DesignCompiler của hãng Synopsys, Synplify của hãng Synplicity, XST của hãng

Xilinx Kết quả tổng hợp sẽ khác nhau tùy theo synthesis tool và thư viện Thưviện ở đây là bộ các "linh kiện" và "macro" - được cung cấp bởi các nhà sản xuấtbán dẫn Ví dụ hãng NEC có một thư viện riêng, hãng SONY có một thư viện riêng,hãng Xilinx cũng có thư viện của riêng mình Việc chọn thư viện nào phụ thuộc vàoviệc hãng nào sẽ sản xuất chip sau này.

Kết quả của bước synthesis này là các "net-list" cấu trúc theo một tiêu chuẩnnào đó, thường là EDIF (Electronic Design Interchange Format)

Net-list đánh dấu sự hoàn thành thiết kế chip ở mức độ “cao”

1.2.4 Thiết kế Layout - Layout design

Phần này là khởi đầu cho thiết kế mức " thấp", thường được đảm nhiệm bởichuyên gia trong các hãng sản xuất bán dẫn Họ sử dụng các công cụ CAD đểchuyển net-list sang kiểu data cho layout Netlist sẽ trở thành bản vẽ cách bố trí cáctransistor, tụ điện, điện trở,

Hình 1.3 Layout của bộ so sánh 5 bit

Ở đây phải tuân thủ nghiêm ngặt một thứ gọi là Design Rule Ví dụ chipdùng công nghệ 65nm thì phải dùng các kích thước là bội số của 65nm

1.2.5 Thiết kế mặt nạ - Mask pattern design

Bước kế tiếp của layout design là thiết kế mặt nạ Các bộ mặt nạ (cho cácbước sản xuất khác nhau) sẽ được tạo ra dưới dạng data đặc biệt Mask data sẽ đượcgửi tới các nhà sản xuất mask để nhận về một bộ mask kim loại phục vụ cho côngviệc sản xuất tiếp theo

1.2.6 Sản xuất mask

Mask được xem như là cái khuôn để đúc vi mạch lên tấm silicon Công nghệsản xuất mask hiện đại chủ yếu dùng tia điện tử (EB - Electron Beam) Các điện tửvới năng lượng lớn (vài chục keV) sẽ được vuốt thành chùm và được chiếu vào lớpfilm Crom đặt trên bề mặt tấm thủy tinh Phần Cr không bị che bởi mask (artwork)

sẽ bị phá hủy, kết quả là phần Cr không bị chùm electron chiếu vào sẽ trở thànhmask thực sự Một chip cần khoảng 20 tới 30 mask Giá thành các tấm mask nàycực đắt

1.2.7 Chuẩn bị wafer

Đây là bước tinh chế cát (SiO2) thành Silic nguyên chất (99.999999999%).Silic nguyên chất sẽ được pha thêm tạp chất là các nguyên tố nhóm 3 hoặc nhóm 5.Phần này sẽ được trình bày chi tiết ở chương sau Silicon sẽ được cắt thành các tấmtròn đường kính 200mm hoặc 300m m với bề dày cỡ 750um Một số công ty chuyênsản xuất silicon wafer Chẳng hạn Shin'Etsu là công ty cung cấp khoảng 40%silicon wafer cho thị trường bán dẫn Nhật Bản

Hình 1.4 Tấm wafer hoàn chỉnh

1.2.8 Các quá trình xử lý wafer

Tất cả được thực hiện trong môi trường siêu sạch (ultra clean room) Sau đây

là một số bước xử lý trong clean room:

* Rửa (wet process): đây là bước làm sạch wafer bằng các dung dịch hóahọc Ví dụ APM (hỗn hợp NH4OH/H2O2/H2O) dùng để làm sạch các chất bẩn nhưbụi trong không khí, bụi từ người bay ra; HPM (hỗn hợp HCl/H2O2/H2O) dùng làmsạch các tạp chất và kim loại hiếm (Cu, Au, Pt ); HPM (hỗn hợp H2SO4/H2O2) làmsạch các tạp chất hữu cơ (resist) và kim loại (Ze, Fe ); DHF (axit HF loãng) dùng

để loại bỏ các phần SiO2không cần thiết

* Ô-xi hóa (Oxidation): tạo SiO2 trên bề mặt wafer trong đó lớp SiO2 mỏng

cỡ 1 tới 2 nanomet sẽ trở thành gate của transistor Tại sao người ta phải tạo ra lớpmỏng SiO2và tạo như thế nào sẽ được trình bày ở chương sau

* CVD (Chemical Vapor Deposition): tạo các lớp film mỏng trên bề mặtwafer bằng phương pháp hóa học (SiO2, Si3N4 Poly-Si, WSi2) Ví dụ có thể dùngCVD ở áp suất thấp trong môi trường SiH4 và H2 để tạo ra lớp poly-Si (Si đa tinhthể) để làm điện cực cho transistor

* Cấy Ion (Ion implantation): Sử dụng các nguồn ion năng lượng cao (vàichục tới vài trăm keV, nồng độ cỡ 2E -15 cm-3) bắn trực tiếp lên bề mặt Si nhằmthay đổi nồng độ tạp chất trong Si Ví dụ bắn các ion As để tạo ra vùng n+ để làmsource và drain cho MOSFET

* Cắt (etching): loại bỏ các phần SiO2 không cần thiết Có hai loại: etching dùng axit HF loãng để hòa tan SiO2; dry-etching dùng plasma để cắt SiO2khỏi bề mặt Si

wet-Hình 1.5 Quá trình sản xuất tấm wafer.

* Photolithography: phương pháp xử lý quang học để chuyển mẫu mặt nạ lên

bề mặt wafer Wafer sẽ được phết một lớp dung dịch gọi là resist, độ dày của lớpnày khoảng 0.5um Ánh sáng sẽ được chiếu lên mask, phần ánh sáng đi qua sẽ làmmềm resist Sau khi rửa bằng dung dịch đặc biệt (giống tráng ảnh), phần resi stkhông bị ánh sáng chiếu vào sẽ tồn tại trên wafer như là mask (trong trường hợpnày resist là loại positive)

* Sputtering: Là phương pháp phủ các nguyên tử kim loại (Al, Cu) lên bềmặt wafer Ion Ar+ với năng lượng khoảng 1 keV trong môi trường plasma sẽ bắnphá các target kim loại (Al, W, Cu), các nguyên tử kim loại sẽ bật ra bám lên bề mặtwafer Phần bị phủ sẽ trở thành dây dẫn nối các transistor với nhau

* Annealing: Xử lý nhiệt giúp cho các liên kết chưa hoàn chỉnh của Si (bịdamaged bởi ion implantation etc.) sẽ tạo liên kết với H+ Việc này có tác dụng làmgiảm các trap năng lượng tại bề mặt Si và SiO2

* CMP (Chemical Mechanical Polishing): Làm phẳng bề mặt bằng phươngpháp cơ-hóa Đây là kỹ thuật mới được áp dụng vào semiconductor process Có tácdụng hỗ trợ thêm cho các xử lý như photolithography, etching etc

1.2.9 Kiểm tra - Đóng gói - Xuất xưởng

Các xử lý ở phần 3 sẽ được lặp đi lặp lại nhiều lần tùy thuộc vào mức độphức tạp của chip Cuối cùng chip sẽ được cắt rời (một tấm wafer 300mm có thể tạ ođược khoảng 90 con chip Pentium IV) Một loạt các xử lý khác như back grinding(mài mỏng phần mặt dưới của chip), bonding (nối ra các pins, dùng chì mạ vànghoặc đồng), mold (phủ lớp cách điện), marking (ghi tên hãng sản xuất),

1.3 CÂU HỎI ÔN TẬP:

Câu 1 Nêu qui trình các bước thiết kế vi mạch cho thiết kế số?

Câu 2 Các bước cơ bản khi chế tạo IC ?

Câu 3 Khái niệm wafer là gì?

Câu 4 Nêu chi tiết các quá trình xử lý wafer ?

Chương 2

LÝ THUYẾT CƠ BẢN VỀ TRANSISTOR MOS

1.4 VẬT LIỆU DẪN ĐIỆN, CÁCH ĐIỆN VÀ VẬT LIỆU BÁN DẪN:

1.4.1 Khái niệm:

Vật liệu dẫn điện (conductor) là vật liệu tồn tại rất nhiều các điện tử tự do.

Các điện tử này sẽ chuyển động có hướng dưới sự ảnh hưởng của điện áp

Một vật liệu cách điện (insulator) là vật liệu không có điện tử tự do Các

điện tử được liên kết bền với các nguyên tử khác

Vật liệu bán dẫn (semiconductor) là một vật liệu cách điện mà nó có đặc

tính gần với vật liệu dẫn điện Chất bán dẫn thì cần một điều kiện nào đó tác độngthì mới có thể dẫn điện (điện áp, nhiệt độ, …) tuy nhiên tác động đó là nhỏ Ví dụ,chỉ cần tăng nhiệt độ của một chất bán dẫn vài độ là nó có khả năng dẫn điện Hìnhảnh của các chất được cho như ở hình 2.1

Chất dẫn điệnChất cách điệnChất bán dẫnHình 2.1: Vật liệu dẫn điện, cách điện hay bán dẫn là phụ thuộc vào số điện tử tự

do trong vật liệu đó

Nếu chúng ta có thể tìm một vật liệu mà nó có thể dẫn điện hoặc là ngưngdẫn như ta mong muốn, thì vật liệu đó sẽ là rất hữu ích cho công việc của chúng ta.Chúng ta có thể sử dụng nó để bật tắt các thiết bị điện Hầu như chúng ta có thể làmđược rất nhiều việc nếu như chúng ta điều khiển được quá trình dẫn điện thông quamột mạch điện Đó là thế mạnh cho chúng ra khi sử dụng vật liệu bán dẫn

Trước khi chúng ta có thể bắt đầu hiểu các thuộc tính của một chất bán dẫn,chúng ta cần hiểu một vài điều về bản chất của các nguyên tử tạo thành các chất bándẫn Các chất được cấu tạo từ các nguyên tử (nguyên tử gồm có nhân và các điện tửchuyển động xung quanh) Như vậy, vật liệu tạo nên chất bán dẫn là vật liệu mà khicần một năng lượng tác động vào thì các điện tử mới có thể thắng được lực liên kếtvới nhân và chuyển động tự do

là liên kết không bền và có thể cho phép các electron rời khỏi phân tử Các đườngthẳng trong hình 2.2 đại diện cho những liên kết điện tử trên.

Hình 2.2: Liên kết giữa oxy và silic trong phân tử SiO2Nguyên tử silic sau khi tách từ phân tử SiO2sẽ được tổ chức thành các tinhthể silic lớn, giống như là tinh thể kim cương Đây là một vật liệu tinh khuyết, cácđiện tử có thể dễ dàng tách chúng ra khỏi liên kết, như ở hình 2.3

Hình 2.3: Tinh thể silic tinh khuyết được tổ chức từ các nguyên tử silic

Ở nhiệt độ gần 0 độ, tất cả các điện tử từ các nguyên tử trong tinh thể siliconđược liên kết giữ các tinh thể lại với nhau Khi nhiệt độ của tinh thể tăng lên, cácnguyên tử trong tinh thể bắt đầu chuyển động Tại nhiệt độ phòng (27 độ), cácnguyên tử chuyển động đủ để cung cấp năng lượng cho một số electron có thể phá

vỡ liên kết và nhảy vào vùng dẫn

Silicon tinh khiết thì không thực sự dẫn dưới dạng thô của nó Để có thể dẫnđiện, chúng tôi có thêm một số tạp chất nhỏ, được lựa chọn tốt mà sẽ cho phépnhiều electron hơn phải được giải phóng ở nhiệt độ hợp lý Bằng cách kiểm soátviệc bổ sung các tạp chất, chúng ta có thể tạo ra chất dẫn điện mà có khả năng kiểmsoát.

Trong phần tiếp theo, chúng ta sẽ thấy quá trình pha 2 chất khác nhau để tạo

ra một chất bán dẫn

1.4.3 Vật liệu loại N:

Như chúng ta đã thảo luận, các tinh thể này được xây dựng tốt Hàng và cộtcủa các nguyên tử được xếp gọn gàng và đẹp mắt Tất cả các nguyên tử liên kết vớinhau thì được xếp đều nhau Trong trung tâm của mạng tinh thể, các electron củamỗi nguyên tử được chia sẻ với các nguyên tử xung quanh, không có dư thừa hoặcthiếu Các điện tử được liên kết với nhau Đó là tinh thể silic tinh khiết

Hình 2.4: Một lớp trong tinh thể silicTinh thể silic là một chất cách điện rất tốt trong trạng thái bình thường Rất ítkhi tinh có sự tạo ra điện tử tự do ngẫu nhiên trong tinh thể silic mà chúng ta sửdụng cho việc dẫn điện

Tu nhiên, sau một thời gian chúng ta muốn tạo ra một số điện tử tự do để cóthể tạo ra sự dẫn điện trong tinh thể Chúng ta tạo ra bằng cách: thay thế mộtnguyên tử silicon bằng một nguyên tử có đặc tính khác Chúng ta sẽ sử dụng mộtnguyên tử mà nó muốn liên kết với các nguyên tử silicon xung quanh, nhưng khithay thế nguyên tử silicon thì nguyên tử đó sẽ có thừa 1 điện tử tự do

Hình 2.5: Một nguyên tử silicon được thay thế bởi một nguyên tử khác mà có

thừa 1 điện tử tự do

Chúng ta phải chọn nguyên tử mới này một cách chính xác Nếu nó không cókích thước phù hợp, chúng ta sẽ không thể làm thành một tinh thể tốt với nó Ngoài

ra, nguyên tử cần phải có số liên kết đúng và số điện tử đúng

Bằng cách thêm vào tạp chất phù hợp, chúng ta chắc chắn rằng vật liệu đó sẽ

có điện tử tự do ở dưới mọi điều kiện tại mọi thời điểm Không có một trường hợp

ngẫu nhiên nào xảy ra Lúc này, chúng ta đã có các đi ện tử tự do để tạo ra những vậtliệu hữu ích Chúng ta có thể đặt một điện áp đi qua khối tinh thể này và tạo ra sự dichuyển của các điện tử tự do đó từ nơi này đến nơi khác.

Khi có điện tích tự do, sự di chuyển của các hạt mang điện được xem như có

giá trị âm, sự sắp xếp của các nguyên tử như vậy được xem như là vật liệu loại N Vật liệu loại N thì mang điện tích âm.

Trong thực tế, người ta thường thêm vào tinh thể silicon một số nguyên tửPhotpho (P), nguyên tử P có 5 điện tử hóa trị, khi tạo liên kết với 4 nguyên tử Sikhác vẫn còn 1 điện tử hoá trị tự do Điện tử tự do này sẽ dẫn đến mạng liên kết này

bị thừa điện âm Mạng lưới này được gọi là bán dẫn loại N (negative) Việc cấy

nguyên tử P vào tinh thể silicon được thể hiện như ở hình 2.6

Hình 2.6: Tinh thể silicon được cấy thêm nguyên tử P

1.4.4 Vật liệu loại P:

Chúng ta cũng thêm vào tinh thể silicon một nguyên tử khác giống như đã

làm cho vật liệu loại N Tuy nhiên, lần này chúng ta thêm vào tinh thể silicon một

nguyên tử có số điện tử ít hơn nguyên tử silic Trong trường hợp này, tinh thể không

có đủ điện tử Khi đó trong tinh thể sẽ tạo ra một “lỗ trống”

Hình 2.7: Tinh thể silicon được cấy thêm nguyên tử thiếu 1 điện tử, tinh thể tạo

thành một “lỗ trống”

Lỗ trống được coi là điện tích dương, nó có khuynh hướng hút các điện tử đểhoàn thành liên kết Một vật liệu được tạo ra như vậy được biết đến như là vật liệu

loại P (vật liệu loại P được biết đến như là vật liệu có cực tính dương - positive).

Chúng ta loại bỏ một điện tích âm, vì vậy ta gọi nó là vật liệu có tính dương

Trong thực tế, một nguyên tử silicon có chứa 4 điện tử hóa trị, một nguyên tửBoron có chỉ có ba Vì vậy, nếu một nguyên tử silicon được thay thế bởi mộtnguyên tử boron trong một tinh thể silicon, có sự thiếu hụt của một điện tử để tạothành một liên kết với các nguyên tử silicon lân cận Do sự thiếu hụt này, một lỗtrống được tạo ra là tương đương với sự hiện diện của điện tích dương Khi dichuyển lỗ, nguyên tử boron ở lại phía sau như một điện tích âm tĩnh Việc thay thếcủa các nguyên tử có 3 electron hóa trị (như Bo, nhôm, Gali) được quy vào là vật

liệu loại P Vật liệu loại P được tạo ra sau khi thay thế nguyên tử Si bằng nguyên tử

ta mong muốn) và vật liệu loại N có thêm các điện tử

Các nguyên tử chúng ta thay thế, có điện trở suất thấp hơn so với vật liệucách điện, và dễ dàng trở thành vật liệu dẫn điện Chúng ta có thể kiểm soát điềunày bằng cách chọn một số nguyên tử thêm vào và quyết định chính xác số lượngcần thêm

Hình 2.9 là hai mảnh vật liệu bán dẫn Chú ý làm thế nào các điện tử (mangđiện âm) và lỗ trống (mang điện dương) cách đều nhau tương ứng trong vật liệu

Hình 2.9: Chất bán dẫn loại P và loại N được tạo ra

Điều khiển sự di chuyển của các điện tử tự do từ vật liệu loại N vào các lỗtrống của bán dẫn loại P thì nó cho chúng ta một năng lượng để điều khiển cácmạch logic Phần tiếp theo sẽ cho chúng ta biết được nguyên nhân tại sao.

Khi ta đặt một mẫu vật liệu loại P tiếp xúc với vật liệu loại N, một điều tấtyếu sẽ xảy ra Tất cả các điện tử tự do trong vật liệu loại N nhìn thấy các lỗ trongvật liệu loại P Các điện tử tự do và lỗ trống sẽ hút nhau do sự trái ngược cực tínhcủa nó

Các lỗ trống và electron di chuyển ngược với nhau và chồng chất lên nhaunhằm chống lại sự ngăn cách ở mối nối giữa 2 vật liệu Lúc này mật độ của điện tử

và lỗ trống tăng đáng kể tại lớp tiếp giáp giữa 2 vật liệu

Hình 2.10: Chất bán dẫn loại P và loại N được đặt gần nhau tạo ra một tiếp giáp

giữa chúng

Tuy nhiên, ở đây có một hàng rào ngăn cách Các điện tử tự do cũng như lỗtrống không thể vượt qua phía bên kia Hàng rào ngăn cách giữa vật liệu loại P vàloại N này được gọi là một rào cản điện thế Đặt một mẫu vật liệu loại P vào một

mẫu vật liệu loại N thì ta được một tiếp giáp PN Câu hỏi đặt ra là tại sao các điện

tử không thể vượt qua rào cản điện thế để đi vào vật liệu bên kia?

Khi chúng chọn hai vật liệu để thêm vào tinh thể silicon, chúng ta đã lựachọn rất cẩn thận Về phía vật liệu loại N, chúng ta cấy ghép các vật liệu mà có điện

tử tự do có mức năng lượng thấp hơn vật liệu dẫn điện Về phía vật liệu loại P,chúng ta cấy ghép các vật liệu mà có điện tử có mức năng lượng cao hơn vật liệudẫn điện một chút Điện tử tự do bên phía vật liệu loại N thì có mức năng lượngthấp hơn so mức năng lượng mong muốn của các lỗ trống Vật liệu loại P thì có tiêuchuẩn cao hơn

Tất cả những gì chúng ta cần làm bây giờ là thêm một số năng lượng vào hệthống để có thể đẩy các electron tự do qua hàng rào điện thế Khi ta thêm nhiềunăng lượng hơn một chút, các điện tử có thể chảy sang vật liệu loại P Ở đây, chúng

ta có thể kiểm soát số lượng điện tử chảy sang bán dẫn loại P bằng cách kiểm soátmức năng lượng mà ta đặt vào bán dẫn loại N

Hình 2.11: Điện tử ở bán dẫn loại N không thể nhảy sang bán dẫn loại P nếu

không thêm vào năng lượng cho nó

Trong trường hợp này, làm cách nào để chúng ta có thể cung cấp năng lượng

bổ sung để các điện tử có thể nhảy qua hàng rào? Câu trả lời là chúng ta thêm nănglượng vào hệ thống bằng cách cấp một nguồn điện áp vào mối nối PN, mục tiếptheo sẽ giới thiệu cho chúng ta rõ hơn về vấn đề này

1.5 PHÂN CỰC CHO MỐI NỐI PN:

Khi ta tăng giá trị điện áp đặt trên 2 đầu mối nối PN, các điện tử bên phía vậtliệu loại N sẽ có đủ năng lượng để chảy sang vật liệu loại P Các điện tử sẽ đi theomột hướng từ phía vật liệu loại N sang vật liệu loại P còn các lỗ trống sẽ đi theochiều ngược lại Vì vậy, nếu ta kết nối nguồn chính xác và nó đủ lớn, ta sẽ nhậnđược một dòng điện chạy qua mối nối PN

Hình 2.12: Khi được cấp nguồn, các điện tử bên lớp N sẽ chảy sang lớp P, lưu ý

là chiều điện tử ngược với chiều dòng điện

Chú ý, hướng đi của các điện tử tự do là ngược hướng so với hướng đi củadòng điện, được mô tả như hình 2.12.

Khi ta cấp một nguồn điện áp dương đến vật liệu loại P, các điện tử bên phíavật liệu loại N sẽ bị hút với một lực lớn hơn Các điện tử bên bán dẫn loại N sẽ đượccung cấp nhiều năng lượng hơn do lực hút lớn hơn Khi tăng điện áp dương, cácđiện tử sẽ nhận được nhiều năng lượng hơn nữa, và sự khác biệt về năng lượng giữahai vật liệu sẽ giảm xuống

Khi sự khác biệt về năng lượng giữa hai vật liệu giảm xuống, nhiệt năngtrong hệ thống sẽ bắt đầu để đẩy các đẩy các điện tử tự do ở gần tiếp giáp, các điện

tử này sẽ băng qua mối nối Vì vậy, sự dẫn điện được bắt đầu

Nếu ta tiếp tục tăng điện áp thì sẽ tiếp tục hút các điện tử chảy qua mối nối,

và khi ta tăng đến một giá trị nào đó thì tất cả các điện tử đều có đủ năng lượng đểchảy qua mối nối PN Tại thời điểm này, mối nối PN được xem như đã dẫn điệnhoàn toàn Bây giờ chúng ta có một điện trở Dòng điện sẽ tăng tuyến tính với điện

áp cấp trên nó

Khi tiếp giáp trở thành chất dẫn điện, nó được xem như là được phân cực thuận (Forward Biased) Lỗ trống di chuyển qua mối nối theo cùng chiều dòng

điện còn các điện tử được di chuyển theo hướng ngược lại

Nếu chúng ta tăng hiệu điện thế giữa 2 đầu mối nối hơn nữa, dòng điện sẽkhông còn tăng một cách tuyến tính nữa Cuối cùng, sự tăng lên của dòng điện đượcdừng lại và trở thành không đổi Giá trị này được gọi là dòng điện bảo hòa Hình2.13 mô tả quá trình tăng của dòng điện đến giá trị bão hòa

Hình 2.13: Khi tăng giá trị điện áp phân cực, dòng điện sẽ tăng tuyến tính cho đến

khi đạt giá trị bão hòa

Bây giờ, nếu ta cấp nguồn theo chiều ngược lại (nghĩa là cực dương nối vàotiếp bán dẫn loại N và cực âm nối vào bán dẫn loại P), lúc này ta sẽ giảm nănglượng của các điện tử trong bán dẫn loại N Thay vì làm giảm sự khác biệt về năng

lượng giữa hai lớp bán dẫn, chúng ta sẽ tăng sự khác biệt hơn nữa Khi đó sẽ không

có hiện tượng gì xảy ra, nghĩa là không có gì di chuyển của các điện tử Lúc này

tiếp giáp không dẫn điện, trường hợp này tiếp gián được gọi là phân cực nghịch (Reverse Biased).

Hình 2.12: Khi bị phân cực nghịch, các điện tử bên bán dẫn loại N và lỗ trống bên

bán dẫn loại P bị đẩy xa vùng tiếp giáp

Nếu ta phân cực nghịch với một giá trị điện áp đủ lớn, tại một giá trị nào đó

nó sẽ làm phá vỡ tiếp giáp PN Giá trị được xem là điện áp đánh thủng (điện ápphân cực ngược cực đại mà tiếp giáp PN có thể chịu được) Thông thường, điện ápđánh thủng sẽ là khá cao, tuy nhiên, nó còn phụ thuộc vào từng linh kiện được chếtạo Vì vậy, đối với hầu hết các mục đích của chúng ta, chúng ta có thể phân cựcnghịch mối nối PN với một điện áp phù hợp để nó không dẫn Phân cực ngược mốinối PN là rất hữu ích trong vi mạch

1.6 TRANSISTOR BÁN DẪN:

1.6.1 Hiệu ứng trường:

Chất bán dẫn có những đặc tính rất thú vị Một đặc tính đặc biệt hữu íchđược biết đến đó là hiệu ứng trường

Nếu chúng ta lấy một mẫu vật liệu loại N và đặt vào nó một điện áp , lúc đóchúng ta sẽ nhận được một dòng điện

Chúng ta đặt một điện áp “gần” với chất bán dẫn, điện áp này chưa chạmtrực tiếp vào chất bán dẫn (điện áp đặt vào là một điện áp dương) Điện áp sẽ hút tất

cả các điện tử tự do trong chất bán dẫn, thậm chí hút được cả những điện tử ởkhoảng cách xa

Ảnh hưởng của điện áp đặt ở gần đó tạo ra một trường tập hợp tất cả các điện

tử trong vật liệu loại N Một vùng mang điện tích dương hoặc điện tích âm được tạo

ra từ một khoảng cách được gọi là hiệu ứng trường

Điện trường mà được đưa ra từ điện áp thì đã có hiệu ứng là làm tăng sốlượng của các điện tử gần bề mặt của chất bán dẫn và do đó điện trở giảm xuống(tăng số lượng điện tử tự do) Nếu điện trở giảm xuống, chúng ta sẽ nhận được dòngđiện tăng lên Điều này vẫn không phải là một chuyển mạch Chúng ta muốn ngăncản dòng điện ch ứ không phải làm tăng nó.

Hình 2.13: Nếu vật liệu bán dẫn có thể tập trung được tất cả các điện tử tự do,dòng điện có thể chảy từ cực nguồn (Source) đến cực máng (Drain)

Bây giờ nếu chúng ta đặt một điện áp âm gần vật liệu bán dẫn Tất cả cácđiện tử sẽ bị đẩy sang phía bên kia nguồn cung cấp Với điện áp âm, được đặt gầncác vật liệu bán dẫn, nó sẽ đẩy tất cả các điện tử đi ra xa Bằng cách đẩy các điện tử

đi, chúng ta có được một hiệu ứng tạo lỗ trống, hay nói khác hơn là vật liệu loại P, ởgần khu vực điện áp âm của chúng ta

Khi bạn tăng điện áp âm, lỗ trống được tạo ra nhiều hơn nữa Các lỗ trốngmang điện tích dương được tạo ra hút điện áp âm

Khi đó, chúng ta cuối cùng đã tạo ra đủ vật liệu loại P Thực tế, chúng ta tạo

ra 2 lớp tiếp giáp PN mà ở giữa chính là lớp bán dẫn mà ta cần Mỗi tiếp giáp là mộtphân cực thuận, nhưng khác ở chỗ là phân cực đảo ngược nhau Như chúng ta đãbiết, các điện tử thì không thể chuyển qua lớp tiếp giáp một cách dễ dàng Do đókhông có dòng điện chạy qua

Hình 2.14: Nếu một trường lỗ trống được hút vào giữa của vật liệu bán dẫn, tiếp

giáp PN lúc này ngăn cản dòng chạy qua nó

Cuối cùng, quá trình chuyển mạch cũng được tìm ra Tất cả những gì chúng

ta đã làm là tạo ra một điện áp âm đặt cạnh một chất bán dẫn và t iếp giáp PN sẽ tựđộng dẫn mà không cần bất kỳ 1 tác động nào nữa Bây giờ chúng ta đi xét một ứngdụng như hình 2.15

Hình 2.15: Bằng cách điều khiển giá trị nguồn điện đặt vào bán dẫn, ta có thể điều

khiển đóng hoặc mở đèn mà không cần dung công tắc cơ khí

1.6.2 Chế tạo FET:

Bây giờ chúng ta có thể thay đổi vật liệu bán dẫn loại N vào vật liệu bán dẫnloại P và ngược lại bằng cách thay đổi điện áp đặt cạnh bán dẫn Ảnh hưởng củađiện áp này là nó có thể bật hoặc tắt dòng điện chạy qua các chất bán dẫn Thiế t bị

này được gọi là Transistor hiệu ứng trường (FET) Bây giờ, chúng ta sẽ đi tìm

hiểu các bộ phận của một transistor mà chúng ta vừa nêu ra

Khi transistor là ON, điện tử sẽ di chuyển từ một đầu mà được gọi là cực

nguồn (source) Điện tử chạy sang đầu còn lại được gọi là cực máng ( drain) Cực

nguồn và cực máng là có thể được hoán đổi cho nhau Sự phân cực của điện ápnguồn cung cấp cho transistor sẽ xác định được cuối cùng đâu là cực nguồn và đâu

là cực máng

Một ngõ cuối cùng, chúng ta sử dụng để điều kh iển điện áp đặt ở gần giữa

của chất bán dẫn, được gọi là cực cổng ( gate) Điện áp trên cực cổng này tạo ra hiệu

ứng trường

Với điện áp ở cực cổng nhỏ, chúng ta sẽ chỉ tạo ra một trường nhỏ Kết quả

là chúng ta sẽ chỉ tạo ra một vùng nhỏ vật liệu loại P M ột số điện tử vẫn có thểchạy qua được, nhưng không phải là nhiều.Với điện áp bổ sung, chúng tôi thậm chí

có thể đảo ngược của khu vực ở giữa của lớp bán dẫn (thay đổi N thành P) cho đếnkhi bán dẫn loại P không cho bất kỳ một điện tử nào có thể chạy qua được Một khikích thước của lớp vật liệu loại P được kéo dài ra trong lớp bán dẫn, nó được gọi là

bị chèn ép, giống như ta đang đặt chân mình trên một ống nước, khi mà ta đè chânxuống thì nước sẽ ngường chảy

Điều này khác xa với chuyển mạch cơ khí mà chú ng ta thường thấy Đối vớichuyển mạch cơ khí thông thường, chỉ có 2 trạng thái là đóng hoặc mở, không có

trạng thái nào khác Đối với transistor, các transistor có thể ở trạng thái đóng, mởhoặc là một trạng thái nào đó giữa đóng và mở.

Hình 2.16: Trường trong vật liệu bán dẫu sẽ tăng lên khi ta tăng giá trị điện áp, đếnmột giá trị điện áp đủ lớn thì trường này ngăn hoàn toàn dòng đi ện chạy qua

1.6.3 Cách ly FET:

Nếu chúng ta chỉ cần một transistor là có thể điều khiển thì vô cùng thú vị,nhưng chúng ta cần phải tìm một cách nào đó để cho một nhóm nhiều transistor cóthể bật và tắt bất cứ khi nào chúng ta muốn

Giả sử chúng ta có 3 bóng đèn và chúng ta muốn bật riêng từng cái, lúc đó tacần phải có 3 đèn và 3 nguồn pin Làm thế nào chúng ta có thể dễ dàng c hế tạo rađược 3 transistor? Nếu chúng ta đóng gói từng cái thì là tốn kém Chúng ta hãy xemlàm thế nào để dễ dàng thực hiện ba transistor cùng một lúc từ một mảnh siliconđơn nhất

Chúng ta cũng cần phải chắc chắn rằng ba transistor là dẫn độc lập với nh au

Để cuối cùng, chúng ta không nhất thiết phải bật tất cả các bóng đèn cùng một lúc.Điều này nghe có vẻ giống như một công việc hoàn hảo cho một lớp bán dẫn

PN Phân cực ngược cho lớp tiến giáp PN có thể được sử dụng để cách ly các khuvực mà ta muốn ki ểm soát dòng điện chạy qua Trong trường hợp này, nó sẽ giữcho ba transistor của chúng ta hoạt động song song mặc dù nó có chung một nềnsilicon giống nhau

Tạo một dãi dài vật liệu loại N trên lớp bán dẫn của chúng ta, đặt bán dẫnloại P tại bất cứ nơi nào mà ta muốn chia cắt các vật liệu loại N Điều này sẽ giúpchúng ta tạo được rất nhiều transistor trong một hàng trên cùng một dải vật liệu loại

N Điều này giúp chúng ta tiết kiệm được rất nhiều tiền khi chế tạo linh kiện

Hình 2.17: Chúng ta có thể dung tiếp giáp PN để cách ly các transistor từ một lớp

dài vật liệu loại N

Ở phía dưới các transistor, chúng ta có một lớp vật liệu loại P Kết quả,chúng ta tạo ra được một diode xung quanh transistor của chúng ta Tiếp giáp PN cóthể giúp ta cách ly ở tất cả các hướng

Chúng tôi có thể sử dụng vật liệu loại P để phân đoạn vật liệu loại N như đã

đề cập ở trên Hoặc chúng ta có thể bắt đầu với một lớp nền hoàn toàn là vật liệuloại P Vật liệu loại P ở thể rắn được đặt ở dưới, khi đó chúng ta có thể nhún g mộtphần nhỏ vật liệu loại N ở một vị trí bất kỳ nếu muốn tạo ra một transistor Vùngvật liệu loại N sẽ tự động cách ly với nhau bằng các mối nối PN được tạo ra

Tất cả những gì chúng ta cần làm bây giờ là đặt nguyên liệu cổng trực tiếplên bề mặt của silicon để có thể điều khiển vật liệu loại N bật và tắt Vấn đề duynhất là cực cổng của chúng ta có kích thước ngắn và gắn ở giữa của transistor.Chúng ta chỉ có thể truyền một phần điện áp nhỏ sang mỗi vùng của bán dẫn loại N,nhưng như vậy thì có điện th ế trôi vào không trung sẽ không tốt Vì vậy, cực cổngchỉ có thể giảm xuống sát bề mặt của silicon

Chúng ta cần phải đặt một chất cách điện rất mỏng giữa silicon và cực cổngcủa chúng ta, trên thực tế càng mỏng thì càng tốt Nếu chúng ta nổi cực cổng củachúng ta đi quá xa thì khi đó hiệu ứng trường sẽ giảm Vì vậy mà cực cổng bắt buộcphải đặt gần

SiO2 là một vật liệu cách điện rất tốt, ngay cả khi nó rất mỏng Chúng tađang xây dựng các transistor bên ngoài lớp silicon Nếu nhiệt độ của silicon tănglên, oxy trong không khí sẽ phản ứng với silicon để tạo ra silicon dioxide (SiO2)

Ta cần phải làm một số vật liệu trang trí trong chế tạo để điều khiển nhữngnơi mong muốn, nhưng nó dễ dàng làm được

Hình 2.18: Mỗi transistor sẽ có một cực cổng của nó

Đến bây giờ, chúng ta có thể tập trung các transistor trên vật liệu loại N.Tương tự chúng ta cũng có thể làm một transistor trên vật liệu loại P Một transistorloại P thì cần phải được thêm một vùng vật liệu loại N Dĩ nhiên, chúng ta cần phảicách ly các transistor loại P của chúng ta Điều đó giải thích tại sao chúng được xâydựng trên một lớp vật liệu loại N, lúc này các diode lại được tạo ra và cô lập cáctransistor Cả hai transistor loại N và loại P đều làm việc giống như là các transistorchuyển mạch.

Như vậy là chúng ta đã có được một transistor hiệu ứng trường cơ bản (FET)được tạo ra từ lý thuyết bán dẫn Bây giờ chúng ta thể đóng hoặc mở dòng điệnchạy qua lớp bán dẫn Từ đây, chúng ta có thể thiết kế mạch điều khiển theo mongmuốn

Trong phần tiếp theo, chúng ta sẽ tìm hiểu xem làm cách nào để chế tạo mộtFET chính xác hơn, và làm cách nào để việc điều khiển chuyển mạch được thựchiện nhanh hơn

1.6.4 Chống tăng cường tiêu tán:

Hình 2.19 là một FET, vật liệu loại P cô lập vật liệu loại N Cực cổng ở trên

để điều khiển trường trong chất bán dẫn Nếu điện áp trên cực cổng được cấp nguồn

âm thì lúc này transistor sẽ tắt, do trường của vật liệu loại P tạo ra Các điện tử màmang dòng điện trong vật liệu loại N đã bị giảm xuống hoặc triệt tiêu ở khu vựctrung tâm của transistor Một transistor mà hoạt động theo phương pháp như vậy thì

được gọi là bình thường.

Hình 2.19: Như đã gi ới thiệu ở trên, transistor dung chế độ suy giảm điện tử tự do

để đóng và mở transistor

Đây là phương pháp đơn giản, cơ bản, và dễ dàng của vật liệu loại N như ta

đã giới thiệu ở trên

Một trong những yếu tố quan trọng nhất trong các mạch bán dẫn hiện đại làtốc độ đóng mở của các transistor Một transistor với một khu vực trường lớn ởtrung tâm sẽ mất nhiều thời gian để bật và tắ t nếu nó yêu cầu có nhiều năng lượng

để di chuyển các điện tử và lỗ trống xung quanh một khu vực lớn hơn Do đó, người

ta cố gắng tạo ra khu vực trường trung tâm và cực cổng là càng nhỏ càng tốt, để choviệc chuyển trạng thái từ dẫn sang tắt và ngược lại c ủa transistor là nhanh nhất cóthể

Chế độ chuyển mạch đơn bằng cách suy giảm sự dẫn điện ở trên tồn tại cáchạn chế là: thời gian xử lý lâu, khu vực trường tăng lên, điện áp lây lan ra từ cựccổng, … Như vậy làm thế nào để khắc phục vấn đề này?

Thay vì tạo ra một mẫu vật liệu loại N có kích thước dài, sau đó đặt cực cổnglên trên nó, chúng ta sẽ đặt cực cổng xuống trước khi đó sẽ sử dụng nó để ngănchặn silicon bên dưới in vào vật liệu loại N Chúng ta hãy xem tại sao phương phápnày lại cho kết quả tối ưu

Với cực cổng đã được đặt trước khi cấy ghép vật liệu loại N, chúng ta có một

sự bảo vệ tự nhiên ở khu vực chính giữa của transistor mới Bây giờ, chúng ta cóthể bắn phá bề mặt của silicon loại P với các nguyên tử loại N và thu vật liệu loại N

ở 2 bên của cực cổng mà nhưng không nằm ở bên dưới

Vì vậy, bây giờ chúng ta vẫn có một vùng vật liệu loại P trực tiếp bên dướicủa cực cổng và vùng vật liệu loại N Điều này có nghĩa rằng chúng ta phải sử dụngmột điện áp dương để phân cực cho cực cổng thay vì một điện áp âm

Hình 2.20: Nếu ta làm cực cổng trước, vật liệu loại N được chèn vào không thể

chạy qua phía dưới của cực cổng khi chưa phân cực

Như hình 2.20, hiệu ứng trường được trải ra dưới cực cổng Với một điện ápdương trên cực cổng, vật liệu loại P ở phía dưới thay đổi thành vật liệu loại N Vùngvật liệu loại N sẽ trải ra cho đến khi nó chạm vào các vùng vật liệu loại N ở hai bên,khi đó chúng ta có được một khu vực vật liệu loại N liên tục được hình thành.Transistor lúc này được được bật.

Transistor bình thường ở trạng thái tắt và chỉ chuyển qua trạng thái dẫn khiđược phân cực Với một điện áp dương ở cực cổng, chúng hút các điện tử Điều nàygiúp tăng cường khu vực giữa cực nguồn và cực máng

Đây là loại transistor bình thường ở chế độ OFF Tran sistor chế độ tăngcường là tên của khu vực trung tâm Ưu điểm của loại transistor này là không cầncực cổng lớn hơn khi tăng điện áp kích ở cực cổng Trong thực tế, khu vực ở bêndưới cực cổng còn nhỏ hơn cả cực cổng, vì cực nguồn và cực máng của vật liệu loại

N thường tràn xuống dưới cực cổng trong suốt quá trình xử lý

Cấu trúc này cho chúng ta chính xác những gì chúng ta muốn Một transistor

có khu vực cực cổng nhỏ thì thường không thay đổi nhiều khi chúng ta sử dụng nó.Tất cả các transistor ở phía dướ i của cuốn sách đều sử dụng công nghệ này

Thậm chí, nếu các transistor được sản xuất sử dụng chế độ tăng cường vớicực cổng được xây dựng trước khi khắc lớp silicon, chúng ta vẫn có thể đóng và mởtransistor Tuy nhiên, chúng ta muốn nhiều hơn như vậy, ch úng ta muốn kết nốinhiều transistor thành một mảng lớn Cụ thể, chúng ta có thể xây dựng các mạchlogic từ các transistor

1.6.5 Thuyết bị chuyển mạch kết hợp:

Một transistor được chế tạo còn có nhiều ưu điểm hơn so với dùng phươngpháp tăng cường thì được gọi là chất bán dẫn kim loại oxit bù (ComplementaryMetal Oxide Semiconductor – CMOS)

Hình 2.21: Transistor loại P và loại N đặt cạnh nhau tạo ra một cặp bổ phụ giúp

nhà thiết kế có thể tạo ra rất nhiều mạch điện hữu ích

Một transistor loại N thì cần một điện áp dương để kích nó dẫn, nhưng mộttransistor loại P thì cần một điện áp âm để phân cực nó dẫn Cả hai loại transistorđều là linh kiện chuyển mạch ON và OFF, nhưng điều khiển ON và OFF cho 2transistor này là hoàn toàn ngược nhau Bằng cách đó, các transistor bổ sung chonhau Các transistor làm việc cùng nhau như một cặp phối hợp hoàn hảo Hầu hếtcác IC hiện nay đều sử dụng công nghệ để chế tạo

Transistor loại P và transistor loại N được biết như là các transistor bổ phụcho nhau Nếu chúng ta đặt 2 loại transistor này cạnh nhau, ta có thể xây dựng đượcrất nhiều mạch điện hữu ích Tất nhiên là ta phải sử dụng dây kết nối, tuy nhiên khiđặt cạnh nhau thì số dây cần sử dụng là rất ít Khi đó, người ta có thể tạo ra được rấtnhiều mạch logic nhỏ gọn với nhiều chức năng khác nhau.

1.6.6 Kết nối N well và kết nối nền (N well and Substrate Contacts):

Nhìn lại thiết bị loại P, có 1 khu vực bán dẫn N bên trong Tương tự vậy,thiết bị loại N có khu vực bán dẫn loại P bên trong Nếu chúng ta không cẩn thận, 2khu vực này sẽ tạo nên điện áp Chuyển tiếp PN được tạo và có thể được phân cựcthuận làm nó dẫn điện Khi đó, rất nhiều điều tồi tệ có thể xảy ra bất cứ lúc nào.Chúng ta cần chắc chắn 2 khu vực này không bao giờ được phân cực thuận.Cách tốt nhất là t a phân cực ngược cho chúng Chúng ta cần phải kết nối khu vựcbán dẫn loại P của transistor loại N đến nguồn âm, và kết nối khu vực bán dẫn loại

N của transistor loại P đến một nguồn dương

Khuếch tán loại N thì thật sâu, giống như là một giếng nước sâu Khi đó, k hu

vực bán dẫn loại N thường được xem như N well hay tub Transistor được tạo nên

bên trong khuếch tán loại N Mỗi transistor trong mạch của chúng ta phải có well và

nền được nối đến điện áp tương ứng Một số kỹ thuật còn có một P well thứ 2 được tạo trong transistor loại N Tuy nhiên, N well và P well là được xử lý riêng biệt

mạch hoạt động thì mối nối well/Substrate vẫn có thể được phân cực thuận Hiện

tượng này được gọi là Latch-Up, đó là lý do làm cho chíp có thể chết bất ngờ.

Bây giờ, chúng ta đã sẵn sàng để làm tất cả các loại mạch điện bằng cách sửdụng thiết bị chuyển mạch bổ phụ

1.6.7 Xây dựng mạch logic:

Bây giờ chúng ta sẽ xem làm thế nào để sử dụng các transistor để tạo ra cácmạch điện có thể thực hiện các chức năng logic nhị phân

Đến thời điểm hiện tại, chúng ta đã sử dụng được các transistor để bật và tắtdòng điện Tuy nhiên, sử dụng dòng điện để tượng trưng cho một giá trị nhị phân làrất lãng phí điện năng Một nguồn pin sẽ cạn rất nhanh khi sử dụng dòng điện để đạidiện cho giá trị nhị phân.

Sử dụng điện áp để đại diện cho một giá trị nhị phân thì mạch điện hoạt độngtốt hơn nhiều Hãy nhớ rằng các transistor CMOS được hoạt động bởi điện áp, vìvậy nếu chúng ta có thể thiết kế một mạch điện sử dụng transistor để chuyển đổiđiện áp thay vì dòng điện, khi đó chú ng ta có thể sử dụng các mạch điện này đểthực hiện chức năng nhị phân Khi đó chúng ta có thể nối tất cả các mạch logic lạivới nhau thành một hệ thống mà có thể thực hiện rất nhiều chức năng

Chuyển mạch bằng điện áp còn có một lợi thế khác Dòng điện ch ỉ chạytrong mạch của chúng ta trong suốt thời gian các transistor đang dẫn Một khitransistor thay đổi trạng thái, không có một dòng điện nào chạy qua, diều đó giúptiết kiệm pin Bây giờ, chúng ta hãy xem xét một số các thiết bị logic được thựchiện bằng cách sử dụng transistor CMOS

Nếu chúng ta muốn làm một mạch mà sử dụng logic nhị phân, chẳng hạnnhư xây dựng một máy tính, chúng ta có thể sử dụng các trạng thái điện áp đại diệncho các giá trị nhị phân của chúng ta Mức logic 1 tương ứng với nguồn đi ện ápdương và mức logic 0 tương ứng với nguồn điện áp âm (hoặc 0v)

Hình 2.23: Một cặp transistor bổ phụ được ghép chung điện áp ở cực cổng.Nếu chúng ta kết nối mạch transistor MOS như hình 2.23, điều gì sẽ xảy ra?Theo dõi kết quả điện áp (giá trị nhị phân) ở ngõ ra khi cấp vào cực cổng một điện

áp dương và một điện áp âm Kết quả mà chúng ta nhận được khi cấp nguồn chocực cổng như sau:

Cực cổng transistor loại N và transistor loại P được nối chung với nhau, vìvậy điện áp tại cực cổng của 2 loại transistor là giống nhau Hãy nhớ rằng các hoạtđộng của các transistor là: transistor loại N được bật khi cấp điện áp dương vào cựccổng và transistor loại P bật khi cấp một điện áp âm vào cực cổng của nó

Khi ta kết nối cực cổng của 2 transistor (hình 2.23) đến một điện áp dương,khi đó transistor loại N sẽ được kích dẫn còn transistor loại P vẫn ở chế độ tắt Lúcnày điện áp ở ngõ ra là 0V (mức logic 0) như ở hình 2.24

Hình 2.24: Điện áp ở ngõ ra là 0V (tương ứng với mức logic 0) khi ta cấp vào cực

cổng một điện áp dương

Ngược lại, khi ta kết nối cực cổng của 2 transistor (hình 2.23) tới một nguồnđiện áp âm (hoặc 0 volt), thì transistor loại P sẽ dẫn điện còn transistor loại N vẫn ởtrạng thái tắt (hình 2.25)

Chúng ta nhận thấy rằng, khi cấp vào mức logic 1 thì ngõ ra là mức logic 0,ngược lại cấp vào mức logic 0 thì ngõ ra là mức logic 1 Nó đảo ngược trạng thái

logic Vì vậy, mạch điện hình 2.22 được biết đến như là một mạch đảo ( Inverter).

Bây giờ chúng ta đã có khả năng tạo ra một mạch đảo mức log ic giữa mứccao (mức 1) và mức thấp (mức 0) Mạch logic đầu tiên của chúng ta và cũng là tiền

đề để chế tạo các mạch logic phức tạp sau này

Hình 2.25: Điện áp ở ngõ ra 5V (tương ứng với mức logic 1) khi ta cấp vào cực

cổng một điện áp âm (hoặc là 0V)

1.7 CÂU HỎI ÔN TẬP:

Câu 1 Thế nào là vật liệu dẫn điện, vật liệu cách điện và vật liệu bán dẫn ?Câu 2 Vật liệu loại N là gì, người tao tạo ra vật liệu loại N như thế nào ?Câu 3 Vật liệu loại P là gì, người tao tạo ra vật liệu loại P như thế nào ?Câu 4 Tiếp giáp PN là gì, người tao tạo ra tiếp giáp PN như thế nào ?Câu 5 Làm thế nào để phân cực cho mối nối PN, khi nào thì mối nối PNđược phân cực thuận và phân cực nghịch ?

Câu 6 Hiệu ứng trường là gì ?

Câu 7 Tại sao người ta phải cách ly FET và cách ly FET khi chế tạo đượcthực hiện như thế nào ?

Câu 8 Kết nối N Well và kết nối nền là gì ?

Câu 9 Cách người ta xây dựng mạch logic từ transistor MOS như thế nào ?Câu 10 Hãy xây dựng mạch logic cổng NOT và cổng NAND có 2 ngõ vàotín hiệu là A và B?

Bây giờ ta sẽ kiểm tra những công nghệ khác được sử dụng để kết nối nhữngtransistor và những linh kiện khác để tạo ra mạch điện thực tế Ta sẽ thảo luận vềhướng thực hành việc vẽ mặt nạ layout cho những kết nối này Chủ yếu là nói vềtransistor CMOS mà ta đã xây dựng ở chương trước, bên cạnh đó cũng giới thiệumột số mạch điện logic số được kết hợp từ nhiều transistor và mặt nạ layout của nó.

3.1 LÝ THUYẾT LAYOUT CMOS

3.1.1 Kích thước linh kiện:

Hình 3.1 là minh họa một transistor cơ bản Transistor được tạo ra từ cổngpolysilicon, được đặt trên vùng silicon dioxide mỏng Như đã thấy, chúng ta vẽ 1hình chữ nhật đại diện cho đỉnh của vật liệu cực cổng Tương tự là 1 hình chữ nhậtkhác đại diện cho vùng oxide mỏng

Hình 3.1: Layout lớp trên của một transistor FET

Lớp oxide thường được xem như là vùng hoạt động tán xạ hoặc còn gọi làhoạt động Vùng hoạt động là chỗ mà những nguyên tử sẽ được cấy vào để tạo ratransistor Lớp phủ lên cực cổng và lớp hoạt động được xem là kích thước của linhkiện Bất kỳ vật liệu dư ra ở cực cổng hay vùng hoạt động mà nằm ngoài vùng kíchthước linh kiện thì ko có tác dụng.

Câu hỏi đặt ra là, "làm thế nào để chúng ta biết kích thước của linh kiện lớnnhư thế nào để phù hợp với hiệu suất mạch điện mà chúng ta yêu cầu?” Như vậykhi thiết kế chúng ta phải vẽ kích thước hình chữ nhật lớp hoạt động có kích thước

là lớn hay nhỏ? Để giải quyết vấn đề này thì người ta sẽ đi mô phỏng bằng công cụđược trình bày ở dưới

3.1.1.1 Spice:

Trước khi ai đó thiết kế 1 mạch điện, người ta cần biết mạch điện này dùng

để làm gì Ví dụ, người thiết kế mạch được đưa 1 danh sách những đòi hỏi về mộtmạch điện là: “Tôi muốn 1 mạch khuếch đại có độ lợi điện áp là 20, đáp ứng tần số

từ 20Hz tới 20kHz và chỉ mất 2mA cho 3.3V điện áp cung cấp” Đó là điểm bắtđầu Những thông số này được gọi là chi tiết mạch, hay ngắn gọn là chi tiết

Chi tiết mạch cho phép người thiết kế bắt đầu quá trình thiết kế Với nhữngthông tin chi tiết về những quá trình thực hiện của người thiết kế, chi tiết đó xácđịnh kích cỡ cần thiết của linh kiện

Nhiều kỹ thuật khác nhau có thể được sử dụng để thiết kế 1 mạch khuếchđại Người thiết kế sẽ lựa chọn một kỹ thuật mà cho rằng kỹ thuật này là tối ưu chothiết kế Sau đó anh ta sẽ tính toán những khả năng cơ bản của mạch, kiểm tra lạinhững chi tiết mà mạch điện yêu cầu

Transistor thì linh kiện rất tinh vi, là 1 linh kiện phức tạp với rất nhiều cácyếu tố tác động lẫn nhau Những sự tác động này thường làm mạch hoạt động khác

đi so với tính toán cơ bản Sự điều chỉnh thiết kế là cần thiết, xác định được nhữngyếu tố phức tạp mà không thể đánh giá khi thiết kế lần đầu

Từ lúc chưa hoàn thành, cách duy nhất để kiểm tra thiết kế IC giả định là xâydựng 1 mạch điện và thử nó Thiết kế 1 con chip cần nhiều thời gian để có được sựchính xác

Ngày nay, sử dụng máy vi tính giúp ta tự tin thiết kế mạch cho silicon Tachạy thiết kế qua 1 chương trình máy tính gọi là “Chương trình mô phỏng” Chươngtrình này mô tả những gì mà mạch điện sẽ làm, đáp ứng tần số, độ lợi, … sẽ đượckiểm tra khi mô phỏng Như những chương trình mô phỏng thực tế, ta có thể kiểmtra kết quả mà không cần sự kiểm tra vật lý Máy tính sẽ giả lập linh kiện kiểm tra,khi đó ta có thể biết được hoạt động thực tế của mạch như thế nào

Những chương trình giả lập này được gọi chung là SPICE (Simulation Program for Intergrated Circuits Emphasis) Bản SPICE đầu tiên được phát triển

bởi trường đại học California, vào những năm 1970 Chạy chương trình mô phỏngthì rẻ hơn và nhanh hơn nhiều việc chế tạo một con IC mà có thể nó không hoạtđộng được

Hiện nay có rất nhiều loại chương trình mô phỏng trên thị trường, được viếtbởi nhiều công ty khác nhau Chúng ta có thể tìm thấy được rất nhiều phần mềmcủa tất cả các công ty, cũng giống như ta có thể tìm thấy rất nhiều phần mềm dùng

để xử lý văn bản Tất cả đều cùng là 1 loại chương trình, được phát triển bởi nhiềucông ty, mỗi phần mềm đều có những ưu và nhược điểm riêng

Để cho phần mềm mô phỏng dự đoán chính xác hoạt động phức tạp củamạch điện, ta cần nhiều hơn là sự mô tả và sơ đồ ban đầu của mạch điện Ta phảitạo những yếu tố toán học tượng trưng của mạch điện mà chúng ta sẽ sử dụng

Hình 3.2: 3 thành phần cơ bản cần thiết được sử dụng trong mô phỏng

Giả lập toán học các yếu tố hành vi của mạch điện được gọi là mô hình Tuynhiên, bạn không thể đoán tại phương trình toán học Bạn phải chính xác phản xạvật lý của thiết bị và điện tính, lý tính của nó Một thiết bị cơ bản có thể mất hàngtháng mới có thể mô hình xong Một mô hình thiết bị cơ bản có thể thích hợp chomỗi khác hàng Mỗi khách hàng xây dựng mạch điện với nhiều kích cỡ các linhkiện khác nhau, sau đó ghi lại đặc tính của chúng Sau khi đo, tất cả những đồ thịphù hợp mà phần mềm phân tích được sẽ được thu lại làm dữ liệu thiết bị Từ dữliệu này ta có thể xác định các thông số mẫu làm việc cho 1 linh kiện của từng cánhân thiết kế khác nhau

Mô hình mô phỏng sau đó được kiểm tra để đảm bảo rằng ngõ ra kết quả môphỏng sẽ giống với ngõ ra của mạch thực tế trong mọi trường hợp Một khi các môhình được xác nhận là giống với các thiết bị thực, chúng ta có thể tự tin sử dụng môhình để dự đoán hiệu suất mạch Mô hình mô phỏng phát triển cũng rất phức tạp.Sau nhiều năm nỗ lực, các mô hình đã tạo ra được chính xác các phần tử mạch điệncho chúng ta

Kết quả của chương trình mô phỏng cho chúng ta biết mạch hoạt động thếnào với những kích cỡ và giá trị linh kiện đã cho Khi ta có thể thay đổi giá trị mộtcách dễ dàng, chương trình mô phỏng cho phép người thiết kế lường trước đượchoạt động của mạch sẽ như thế nào nếu các thông số thay đổi Khi đó chúng ta cóthể điều chỉnh kích thước và giá trị của linh kiện để cho mạch hoạt động tối ưu saukhi thiết kế

Khi việc mô phỏng xác định được chức năng của mạch điện, ta có thể xem làmạch điện đã được hoàn thành Ta có thể chỉ ra kích cỡ linh kiện tốt nhất bằng cáchnhận xét kết quả mô phỏng Ta biết được kích cỡ của mỗi linh kiện ta sẽ tạo trêncon chip.

Ở đây chúng ta đã hoàn thành bước đầu tiên của quá trình thiết kế IC Ta cóthể tạo ra được linh kiện với sơ đồ mạch điện phát thảo Khi đó chúng ta sử dụngphần mềm mô phỏng để xác định chính xác kích thước lớn nhất có thể của linhkiện

Những công cụ mô hình CAD tự động tạo ra luật thiết kế chính xác các linhkiện từ sơ đồ mạch Mục tiêu bây giờ là không cần phải tính toán như xưa nữa Tuynhiên kỹ năng tính toán kích cỡ linh kiện truyền thống vẫn rất hữu dụng Có nhiềulúc, công cụ CAD không thể cài đặt được kích thước của linh kiện Trong trườnghợp này, nó phụ thuộc tất cả vào bạn

3.1.1.2 Chia nhỏ linh kiện có kích thước lớn:

Bây giờ ta đã biết kích cỡ linh kiên, chúng sẽ kết hợp những linh kiện nàyvới nhau như thế nào? Hãy xem một mạch điện được thiết kế như hình 3.3

Hình 3.3: Mạch điện có kích thước của M1 và M2 là 200X1 micro

Tại điểm này của quá trình xử lý layout, ta không quan tâm mạch điện của talàm gì mặc dù sơ đồ mạch chỉ ra rằng đây là một mạch khuếch đại đơn giản Tất cảnhững gì chúng ta quan tâm lúc này là tạo ra linh kiện với kích thước đúng như yêucầu thiết kế đã đưa ra Ta sẽ quan tâm tới chức năng mạch khi bắt đầu nối các thiết

bị lại với nhau

Mạch điện hình 3.3 gồm có 2 ngõ vào, 2 ngõ ra, nguồn cung cấp và một điện

áp phân để mạch hoạt động Cụ thể, trong sơ đồ, tất cả các thiết bị đều được đặt tên

để dễ dàng nhận ra R dùng cho điện trở và M dùng cho MOS Ở đây có 3transistors MOS và 2 điện trở trong sơ đồ.

Hãy giả thuyết về kích cỡ linh kiện, transistor M1 có bề rộng là 200 micro vàdài là 1 micro M2 có kích thước tương tự như M1 M3 có chiều rộng là 60 micro

và dài là 1 mocro Ta sẽ quan tâm tới CMOS transistor trong ví dụ này và bỏ quacác linh kiện khác

Như đề cập ở trên, nhiệm vụ đầu tiên của kỹ sư là xây dựng các linh kiện.Vào một ngày đẹp trời, ta muốn có một tế bào tiêu chuẩn mà ta chỉ cần sao chép sau

đó tự kéo dài đến kích thước mong muốn Cách tiếp cận này đòi hỏi bạn phải rấtcẩn thận theo tất cả các quy tắc thiết kế được yêu cầu cho từng thành phần

Ngày nay, các thành phần linh kiện được xây dựng trực tiếp từ các thông tintrong sơ đồ mạch Tất cả những gì bạn cần làm là mở sơ đồ trên màn hình máy tính

và yêu cầu phần mềm "Hãy tạo cho tôi một transistor" Lập tức, transistor của taxuất hiện trên màn hình với kích cỡ chính xác và xây dựng theo đúng các quy tắcthiết kế

Cho dù bằng tay hoặc tự động hóa, chúng ta vẫn phải tạo ra tất cả 3 transistor

ở trong sơ đồ mạch hình 3.3 Sau khi đã tạo ra tất cả 3 transistor chúng ta nhận ra 1điều là 200 micro chiều rộng là quá lớn so với 1 micro chiều dài

Hình 3.4: Kích thước 200 micro là tỷ lệ quá dài so với 1 micro

Với kinh nghiệm bạn sẽ biết phải dừng bản thiết kế lại, xem xét kích cỡ củalinh kiện này Xem lại phần mặt cắt ngang của FET có 1 lớp nhỏ xíu oxide cách lygiữa cực cổng và phần khuếch tán của linh kiện Đó là lý do của một trong nhữngvấn đề khi thiết kế transistor có kích thước quá dài

Nhớ lại lý thuyết mạch, tụ điện được hình thành khi có 2 bản cực đặt songsong và gần nhau Vì vậy, mỗi transistor CMOS có một điện dung nhỏ từ cổng của

nó xuống phía dưới Trong trường hợp này, N+ đã đư ợc cấy ghép hai bên, để lại dưới cực cổng Khi đó có một điện dung giữa cực cổng và nền P-

P-Hình 3.5: Một tụ ký sinh được hình thành