Bài giảng thiết kế mạch tích hợp số

TẬP ĐOÀN ĐIỆN LỰC VIỆT NAM TRƯỜNG ĐẠI HỌC ĐIỆN LỰC BÀI GIẢNG THIẾT KẾ MẠCH TÍCH HỢP SỐ TS Nguyễn Thị Thủy Khoa Điện Tử Viễn Thông hµ néi - 2014 TCH THIẾT KẾ MẠCH TÍCH HỢP SỐ TÍCH HỢP SỐ HỆ ĐẾM ĐẠI SỐ BOOLE VÀ CÁC PHƯƠNG PHÁP BIỂU DIỄN HÀM CỔNG LOGIC TTL VÀ CMOS MẠCH LOGIC TỔ HỢP MẠCH LOGIC TUẦN TỰ HỆ ĐẾM  Hệ đếm thập phân ( số 10 ):  sử dụng số đếm Arập từ đến Một số N (thực, hữu tỉ) biểu diễn dạng thập phân sau:  N(10) = an.10n+ an-1.10n-1+ an-2.10n-2+ .+ a0.100+ b1.10-1+ + bm.10-m = (an a0 , b1 bm)10 (3.44)  phần nguyên, bj phần thập phân ≤ , bj ≤ , bj số nguyên không âm không (427,52)10 = 4.102+2.101+7.100+5.10-1+2.10-2  Ví dụ:   (0,032)10 = 0.100+0.10-1+3.10-2+2.10-3 HỆ ĐẾM  Hệ đếm nhị phân:  dùng chữ số Mỗi số nhị phân gọi bít  Một số N hệ nhị phân viết:  N(2) = an.2n+ an-1.2n-1+ an-2.2n-2+ .+ a0.20+ b1.2-1+ + bm.2-m = (an a0 , b1 bm)2 (3.45)  đó: an, an-1, an-2 a0: chữ số phần nguyên (bằng 1)   b1 , b2, bm: chữ số phần lẻ (cũng 1), n, m số nguyên dương Ví dụ: Số nhị phân (11011,01)2 tương đương với số thập phân sau: (11011,01)2 = 1.24+1.23+0.22+1.21+1.20+0.2-1+1.2-2 = (27,25)10  HỆ ĐẾM  Phương pháp đổi số thập phân thành số nhị phân tương ứng:            Cách thực sau: lấy số thập phân cho chia cho 2, số dư phép chia dùng làm bít bé số nhị phân Thương phép chia lại chia cho số dư phép chia làm bít số nhị phân Quá trình tiếp tục thương phép chia Ví dụ: đổi số thập phân 87 thành số nhị phân tương ứng HỆ ĐẾM  Phương pháp đổi số thập phân có lẻ thành số nhị phân tương ứng:  Sử dụng đến trình: Phần nguyên tiến hành nêu trên, phần lẻ tiến hành sau: nhân phần lẻ với 2, số nhớ phép nhân dùng làm bít lớn phần lẻ số nhị phân Phần lẻ tích lại nhân với số nhớ tích dùng làm bít số nhị phân Quá trình tiếp tục phần lẻ tích tạo thành Phần nguyên phần lẻ kết hợp với cho ta kết cuối  Ví dụ: Đổi số thập phân lẻ 5,625 số nhị phân tương ứng:  5,625 tách thành phần 0,625 HỆ ĐẾM HỆ ĐẾM  Hệ bát phân ( số ):  sử dụng số đếm , , , , , , , Một số N (thực, hữu tỉ) biểu diễn dạng bát phân sau:  N(8) = an.8n+ an-1.8n-1+ an-2.8n-2+ .+ a0.80+ b1.8-1+ + bm.8-m  = (an a0 , b1 bm)8  phần nguyên, bj phần thập phân ≤ , bj ≤ , bj số nguyên không âm không Ví dụ: 653,12(8) = 6.82+ 5.81+ 3.80+ 1.8-1+ 2.8-2 = 427,1875(10)    0,007(8) = 0.80+ 0.8-1+ 0.8-2+ 7.8-3 = 0,0136(10) Phương pháp đổi từ số thập phân sang hệ bát phân tương tự chuyển từ số thập phân sang số nhị phân Sự khác biệt số thay cho số phép chia phần nguyên phép nhân phần lẻ HỆ ĐẾM  Hệ đếm số 16 (Hecxa ) :  sử dụng số đếm , , , , , , , , 9, A , B , C , D , E , F với A , B , C , D , E , F tương ứng với giá trị 10 , 11 , 12 , 13 , 14 , 15 hệ đếm số 10  Một số N (thực, hữu tỉ) biểu diễn dạng số 16 sau:  N(16) = an.16n+ an-1.16n-1+ an-2.16n-2+ .+ a0.160+ b1.16-1+ + bm.16-m  = (an a0 , b1 bm)16  phần nguyên, bj phần thập phân biểu diễn giá trị từ đến F; m n số nguyên dương  Ví dụ: 2B6(16) = 2.162 + 11.161 + 6.160 = 256 + 11 16 + = (694)10  Phương pháp đổi số thập phân sang số thập lục phân tương tự chuyển từ số thập phân sang số nhị phân Sự khác biệt số 16 thay cho số phép chia phần nguyên phép nhân phần lẻ ĐẠI SỐ BOOLE VÀ CÁC PHƯƠNG PHÁP BIỂU DIỄN HÀM Các tiên đề định lý Đại số logic phương tiện toán học để phân tích tổng hợp hệ thống thiết bị mạch số Nó nghiên cứu mối liên hệ (các phép tính bản) biến số trạng thái (biến logic) nhận hai giá trị "1"(có) "0"(không có)      Phép phủ định logic (đảo), ký hiệu dấu “-” phía ký hiệu biến Phép cộng logic (tuyển), ký hiệu dấu "+" Phép nhân logic (hội), ký hiệu dấu ".“ Các quy tắc: Nhóm quy tắc phép cộng logic: x +0 = x x +1 = x+x= x x + x =1  + Nhóm quy tắc phép nhân logic: x.0 = x.1 = x x.x = x x.x =  + Nhóm quy tắc phép phủ định logic: ( x) = x ( x) = x 10 CỔNG LOGIC TTL VÀ CMOS 1.2 Phần tử (AND) Phần tử AND phần tử có nhiều đầu vào biến đầu thực chức nhân logic: FAND = x1 x x3 x .x n ĐK: n>1  FAND = tất biến nhận giá trị  FAND = biến nhận giá trị X1 x2 FAND = x1.x2 Hàm n biến Hình 3.27 Ký hiệu quy ước phần tử AND X1 X2 FAND 0 1 1 0 t FAND FAND = x1.x2… xn Hàm biến X x1 1 t A ) 0 b) t Hình 3.28 Bảng trạng thái (a) giản đồ điện áp minh hoạ (b) phần tử AND Hình 3.29 Sơ đồ nguyên lý mạch AND dựa điốt 13 CỔNG LOGIC TTL VÀ CMOS 1.3 Phần tử Hoặc (OR) Phần tử OR phần tử có nhiều đầu vào biến, đầu thực hàm cộng logic: x1 x1 x2 FOR = x1 + x + x3 + x n FOR = x1+x2 x1 x2 FOR = biến xi nhận giá trị FOR = tất biến xi nhận giá trị   X1 X2 FOR 0 1 1 1 Hàm biến FOR = x1+x2+xn xn Hàm n biến X 1 0X FOR = x1+x2+ xn x1 xn x2 Hình 3.30 Ký hiệu quy ước phần tử OR 1 FOR = x1+x2 x2 t x2 1 A t F O 0 R a) b) t Hình 3.32 Sơ đồ nguyên lý mạch OR dùng điốt Hình 3.31 Bảng trạng thái (a) giản đồ điện áp minh hoạ (b) phần tử OR 14 CỔNG LOGIC TTL VÀ CMOS 1.4 Phần tử - phủ định ( NAND ) Phần tử phủ định phần tử nhiều đầu vào , đầu thực hàm logic phủ định:  FNAND = x1.x2 x3 xn FNAND = tất biến xi nhận giá trị  FNAND =1 với trường hợp lại x1 x1 FNAND= x2 x x x n FAND= x2 xn Hàm biến Hàm n biến Hình 3.33 Ký hiệu quy ước phần tử NAND X1 X2 FNAND 0 1 1 1 X1 X2 0t 1 FNAND 0 a) t b) Hình 3.34 Bảng trạng thái (a) giản đồ điện áp minh hoạ (b) phần tử t Hình 3.34 Sơ đồ nguyên lý phần tử NAND 15 CỔNG LOGIC TTL VÀ CMOS 1.5 Phần tử - phủ định (NOR) Phần tử NOR phần tử có nhiều đầu vào biến, đầu thực chức logic phủ định FNOR = x1 + x + x3 + + x n FNOR = tất biến xi nhận giá trị FNOR= với trường hợp lại x X x1 x2 FNOR= xx1 n x2 FNOR= x1 Hàm biến xn X FNOR= F FNOR= N Hàm n biến O 1 1 t 0 Hình 3.36 Bảng trạng thái (a) Rgiản đồ điện áp minh hoạ (b) phần tử NOR Hình 3.35 Ký hiệu quy ước phần tử NOR X1 X2 FNOR 0 1 1 0 t 16 t CỔNG LOGIC TTL VÀ CMOS Các phần tử logic thông dụng 2.1 Phần tử tương đương (đồng dấu) Phần tử tương đương phần tử có đầu vào biến, đầu thực phép so sánh tương đương: Ftd = x1 x Ftđ = tất biến có giá trị Ftđ = tất biến khác giá trị X1 X2 Ftđ 0 1 1 0 X1 Ftđ + x1 x Ftđ Ftd = Ftd = x1 x + x1 x = x1 x x1 x = x1 x + x1 + x = x1 + x + x1 + x 0 0t 1 t 1 1 t a) x2 Hình 3.38 Ký hiệu quy ước phần tử tương đương Ftđ x1 0b) 0 Hình 3.39 Bảng trạng thái (a) giản đồ điện áp minh hoạ (b) phần tử tương đương Hình 3.40 Phần tử tương đương cấu trúc từ phần tử NAND 17 CỔNG LOGIC TTL VÀ CMOS 2.2 Phần tử khác dấu ( cộng modul ) Phần tử khác dấu phần tử có đầu vào biến, đầu thực phép cộng module không nhớ Fkd = x1 x + x1 x = x1 ⊕ x  Fkd = tất biến có giá trị  Ftđ = tất biến khác giá trị X1 X2 X1 Fkđ 0 1 1 1 x2 x1 x2 Fkđ Hình 3.41 Ký hiệu quy ước phần tử khác dấu 1 t t 0 1 a) Fkđ X2 x1 0 b) 0 1 Hình 3.43 Phần tử khác dấu cấu trúc từ phần tử NAND t Hình 3.42 Bảng trạng thái (a) giản đồ điện áp minh hoạ (b) phần tử khác dấu 18 BỘ GIẢI MÃ Bộ đếm Đếm khả nhớ số xung đầu vào, mạch điện thực thao tác đếm gọi đếm 1.1 Sơ đồ nguyên lý đếm nhị phân không đồng modun 16 dùng trigơ JK mắc nối tiếp Q0 = 20 J FQ0 Xung đếm Q C K Q1= 21 J Q1 F1 C K Q2 = 22 J Q2 F2 C K Q3= 23 J Q3 F3 C K Xung xoá R R R R Hình 3.60 Bộ đếm nhị phân không đồng mođun 16 dùng trigơ JK mắc nối tiếp 19 BỘ ĐẾM, BỘ GHI DỊCH, BỘ MÃ HÓA, BỘ GIẢI MÃ 1.2 Giản đồ điện áp theo thời gian bảng trạng thái Bảng 3.8 Bảng trạng thái trigơ đếm đếm nhị phân môđun 16 Xung xoá Xung vào Q0 Q1 Q2 Q3 0 10 1 0 11 12 13 14 15 16 0 1 0 1 1 Hình 3.61 Giản đồ thời gian minh hoạ hoạt động đếm nhị phân mođun 16 (xác lập với sườn âm) 20 BỘ ĐẾM, BỘ GHI DỊCH, BỘ MÃ HÓA, BỘ GIẢI MÃ 2.Bộ ghi dịch  Bộ ghi dịch chức lưu giữ chức dịch bit theo nhịp xung đồng Dữ liệu lưu giữ ghi dịch tác dụng xung dịch dịch trái hay dịch phải  Bộ ghi dịch có loại đưa vào nối tiếp (hoặc song song), nối tiếp (hoặc song song), có loại ghi dịch hướng, có loại ghi dịch hướng 2.1 Sơ đồ nguyên lý ghi dịch đưa vào nối tiếp dùng trigơ JK mắc nối tiếp 20 (Số liệu cần D ghi dịch) Xung nhịp F0 21 J Q0 J Q1 C K C K R F1 22 F2 J Q2 C K R 23 F3 J Q3 C K R R Xung xoá Hình 3.64 Bộ ghi dịch đưa vào nối tiếp dùng triger JK mắc kiểu trigơ D 21 BỘ ĐẾM, BỘ GHI DỊCH, BỘ MÃ HÓA, BỘ GIẢI MÃ 2.2 Bảng trạng thái giản đồ điện áp theo thời gian C t Q0 t Q1 Q2 t Q3 t t a) b) Hình 3.65 Bảng trạng thái (a) giản đồ thời gian ghi dịch vào nối tiếp dùng trigơ JK nối kiểu trigơ D (b) 22 BỘ ĐẾM, BỘ GHI DỊCH, BỘ MÃ HÓA, BỘ GIẢI MÃ 3.Bộ mã hóa 3.1 Khái niệm Mã hoá Bàn phím BT Đơn vị tính toán Giải mã Bộ thị thập phân đoạn 3.2 Bộ mã hóa nhị phân Bộ mã hoá nhị phân mạch điện dùng n bit để mã hoá N = 2n tín hiệu Chúng ta xét ví dụ để tìm hiểu nguyên lý làm việc thiết kế mã hoá nhị phân Ví dụ: thiết kế mã hoá thực mã hoá tín hiệu Y0, Y1, Y7 theo mã nhị phân: 23 BỘ ĐẾM, BỘ GHI DỊCH, BỘ MÃ HÓA, BỘ GIẢI MÃ Bước 1: Phân tích yêu cầu: đối tượng mã hoá tín hiệu đầu vào, vào công thức N = 2n = ta thấy đầu mã nhị phân n = bit Vậy ta dùng bit A, B, C để biểu thị y0 Bộ mã hoá y1 y7 C B A Hình 3.67 Sơ đồ khối yêu cầu thiết kế Bước 2: Lập bảng trạng thái Bảng 3.9 Bảng trạng thái mã hoá nhị phân bit C B A Y1 0 Y2 Y3 1 Y4 0 Y5 1 Y6 1 Y7 1 Y0 24 BỘ ĐẾM, BỘ GHI DỊCH, BỘ MÃ HÓA, BỘ GIẢI MÃ Bước 3: Tối thiểu hoá: từ bảng trạng thái ta có biểu thức hàm số đầu ra: C = Y4 + Y5 + Y6 + Y7 B = Y2 + Y3 + Y6 + Y7 A = Y1 + Y3 + Y5 + Y7 Bước 4: Vẽ sơ đồ logic: dùng phần tử NAND, ta có biểu thức logic thực chức mã hoá C = C = Y4 + Y5 + Y6 + Y7 = Y4 Y5 Y6 Y7 B = B = Y2 + Y3 + Y6 + Y7 = Y2 Y3 Y6 Y7 A = A = Y1 + Y3 + Y5 + Y7 = Y1 Y3 Y5 Y7 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Hình 3.68 Sơ đồ mã hoá nhị phân bít 25 BỘ ĐẾM, BỘ GHI DỊCH, BỘ MÃ HÓA, BỘ GIẢI MÃ Bộ giải mã nhị phân Bộ giải mã nhị phân mạch điện thực dịch từ mã nhị phân thành tín hiệu đầu Để tìm hiểu, ta xét môt ví dụ: thiết kế giải mã nhị phân bit giải C mã Bước 1: Phân tích yêu cầu: đầu vào nhóm từ mã nhị phân bit, đầu tín hiệu tương ứng với từ mã B A Bước 2: Lập bảng trạng thái Sơ đồ khối yêu cầu thiết kế C B A y0 y1 y2 y3 y4 y5 y6 y7 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 1 0 0 0 y0 y1 y7 26 BỘ ĐẾM, BỘ GHI DỊCH, BỘ MÃ HÓA, BỘ GIẢI MÃ Bước 3: Tối thiểu hoá: vào bảng trạng thái ta có: y = A.B.C y = A.B.C y = A.B.C y = A.B.C y0 Bước 4: Vẽ sơ đồ logic: dùng phần tử NAND, ta có sơ đồ logic thực chức giải mã nhị phân bít y = A.B.C y = A.B.C y = A.B.C y1 = C.B A y1 y2 y4 y3 y5 y6 y7 C C B B A A C C B B A A C B A 27