ôn tập giữa kì và cuối kì môn thiết kế luận lí 1

Ôn tập thi cuối kỳ - Môn Thiết kế luận lý Trang THIẾT KẾ LUẬN LÝ kì câu (1đ) a Chuyển 1012 qua số nhị phân b Chuyển 123 qua số bát phân c Chuyển 2052 qua số thập lục phân d Chuyển 9876 qua số BCD + xác định parity chẳn cho số này e Cần tối thiểu bit để biểu diễn được số 4097 Câu (1đ) Một microcontroller có các ô nhớ được đánh địa chỉ (address) là các số nhị phân, mỗi ô nhớ chứa byte dữ liệu • Nếu microcontroller sử dụng 16 đường địa chỉ, thì bộ nhớ của chúng ta có ô nhớ? • Cần số octal để biểu diễn địa chỉ của các ô nhớ? Câu (1đ) Sử dụng đại số Boole rút các gọn biểu thức sau Câu (2đ) Cho mạch sau Ôn tập thi cuối kỳ - Môn Thiết kế luận lý Trang Viết biểu thức hàm F1 Viết biểu thức hàm F2 Hiện thực hàm F2 bằng cách sử dụng toàn cổng Nand Câu 5: (2đ) Thiết kế mạch cho Output ở mức cao A, B cùng ở mức cao và C, D cùng ở mức cao hoặc cùng ở mức thấp Yêu cầu sử dụng số IC là ít nhất Ôn tập thi cuối kỳ - Môn Thiết kế luận lý Câu 6: (2đ) Dùng bìa Karnaugh rút gọn các hàm sau ∑ (2,3,4,5,6,7,9,11,12,13,15) F2(A,B,C,D) = ∑ (0,2,3,4,5,6,8,9,10,11,13,15) F1(A,B,C,D) = F1 = F2 = Vẽ F1 sử dụng toàn cổng NOR Trang Ôn tập thi cuối kỳ - Môn Thiết kế luận lý Trang Câu 7: (2đ)Thiết kế mạch cho phép tín hiệu A qua có số chẵn tín hiệu tín hiệu B, C, D lên HIGH (logic 1) Ngược lại ngõ HIGH Cuối kì Câu Chứng minh: a X’Y’ + X’Y + X Y = X’ + Y b A’B + B’C’ + AB + B’C = c Y + X’Z + XY’ = X + Y + Z d X’Y’ + Y’Z + XZ + XY + YZ’ = X’Y’ + XZ + YZ’ e X’Y + Y’Z + XZ’ = XY’ + YZ’ + X’Z f AB’ + A’C’D’ + A’B’D + A’B’CD’ = B’ + A’C’D’ g XZ + WY’Z’ + W’YZ’ + WX’Z’ = XZ + WY’Z’ + WXY’ + W’XY + X’YZ’ e CD + AB’ + AC + A’C’ + A’B + C’D’ = (A’ + B’ + C + D’)(A + B + C’ + D) Câu Rút gọn biểu thức sau: a ABC + ABC’ + A’B Ôn tập thi cuối kỳ - Môn Thiết kế luận lý b (A + B)’ (A’ + B’) c A’BC + AC d BC + B(AD + AD’) e (A + B’ + AB’)(AB + A’C + BC) f X’Y’ + XYZ + X’Y g X + Y(Z + (Y + Z)’) h W’X(Z’ +Y’Z) + X(W + W’YZ) i (AB + A’B’)(C’D’ + CD) + (AC)’ Trang Ôn tập thi cuối kỳ - Môn Thiết kế luận lý Câu (0.5đ) Trang Cho mạch sau, anh chị điền đầy đủ vào thực trị bên A C 74LS32 74LS08 Z B C 0 0 1 1 B 0 1 0 1 A 1 1 Z Câu Cho sơ đồ mạch sau, điền đầy đủ vào bảng thực trị cho bên dưới.(0.5đ) Set Q CLK Qn Clear Set 0 1 Clear 1 CLK Q Câu Cho sơ đồ mạch sau, điền đầy đủ vào bảng thực trị cho bên dưới.(0.5đ) (cho biết CLK tích cực cạnh lên hay cạnh xuống cách vẽ mũi tên lên hay xuống) Ôn tập thi cuối kỳ - Môn Thiết kế luận lý 74LS04 SET NOT CLK 74LS32 CLEAR OR 74LS04 NOT Set 0 1 Clear 1 74LS02 NOR 74LS02 NOR CLK 74LS02 Trang Q NOR 74LS02 NOR Q Câu Dùng JKFF thiết kế đếm đồng sau: 0000 -> 0010 -> 0101->0110->1000 ->1010 ->1111 ->0000 Các trạng thái lại quay trạng thái 000 có xung clock Câu Ban đầu cho DCBA = 0000 a Xác định giá trị DCBA có 15 xung clock: DCBA = b Xác định giá trị DCBA có 100 xung clock: DCBA = c Xác định giá trị DCBA có 256 xung clock: DCBA = d Xác định giá trị DCBA có 1000 xung clock: DCBA = Câu Ôn tập thi cuối kỳ - Môn Thiết kế luận lý Trang Tín hiệu clock xung vuông 8Mhz a Tần số tín hiệu D = b Duty cycle tín hiệu D = c Tần số tín hiệu C = d Bộ đếm MOD bao nhiêu? Nếu tín hiệu clock có tần số 8Mhz, Duty cycle 20% e Tần số tín hiệu D = f Duty cycle tín hiệu D = Câu Thiết kế mạch điều khiển dây chuyền đếm sản phẩm Mỗi có sản phẩm qua cảm biến hồng ngoại cho tín hiệu cảm biến X = đếm đếm lên đơn vị Khi đếm đếm đủ 10 sản phẩm xuất tín hiệu Z = , sau đếm đếm lại từ đầu Câu 10 Cho mạch sau Cho CBA = 000, xác định chuỗi trạng thái đếm Câu 11 Cho mạch sau Ôn tập thi cuối kỳ - Môn Thiết kế luận lý Ban đầu cho DCBA = 0000, xác định trạng thái đếm Trang Ôn tập thi cuối kỳ - Môn Thiết kế luận lý Trang 10 Câu 12 thiết kế mạch tổ hợp tổ hợp hình (chỉ vẽ mạch) Ngõ nhập X1, X0, Y1, Y0 C Ngõ xuất.: M, N Yêu cầu: LED N sáng C=0 ( X1X0 = Y1Y0 hay X1X0 = Y0Y1) LED M sáng C=1 ( X1 khác Y1 X0 khác Y0 hay X1#Y0 X0#Y1) Câu 13 Dùng JK-FF thiết kế đếm đồng sau: 00 -> 10 -> 11->01->00 74LS73 J CP K Q _ Q 74LS73 J CP K R R Câu 14 D Q _ Q Dùng D-FF thiết kế đếm đồng sau: 00 -> 10 -> 11->01->00 S CP R Q _ Q D S CP R Q _ Q Ôn tập thi cuối kỳ - Môn Thiết kế luận lý Câu 15 Sử dụng JK-FF để thiết kế đếm lên bất đồng MOD 74LS73 J CP K 74LS73 Q _ Q J CP K R 74LS73 Q _ Q J CP K R Câu 16 D Trang 11 Q _ Q R Sử dụng D-FF để thiết kế đếm xuống bất đồng MOD S CP Q _ Q S D Q _ Q CP R D S CP R Q _ Q R Câu 17 Cho đếm bất đồng sau: 74LS73 CLK V3 5V +V J CP K Q _ Q A R 74LS73 J CP K Q _ Q R B 74LS73 J CP K Q _ Q C R U14A Đây đếm Mod bao nhiêu? Trong tín hiệu ngõ A, B, C, D, tín hiệu bị xung gai? Cho biết tần số tín hiệu xung B lần xung CLK? Cho biết tần số tín hiệu xung D lần xung CLK? Câu 18 Cho đếm bất đồng sau: 74LS73 J CP K Q _ Q R D Ôn tập thi cuối kỳ - Môn Thiết kế luận lý Trang 12 U14B D CLK S CP V4 5V +V R Q _ Q A D S CP R Q _ Q B D S CP Q _ Q C R D S CP Q _ Q D R Đây đếm Mod bao nhiêu? Trong tín hiệu ngõ A, B, C, D, tín hiệu bị xung gai? Cho biết tần số tín hiệu xung B lần xung CLK? Cho biết tần số tín hiệu xung D lần xung CLK? Câu 19 Sử dụng IC 74LS293 thiết kế mạch chia tần số 30 Câu 20 Tối giản hàm sau: (4 đ) Cho biết thứ tự trọng số cao – thấp: D, C, B, A • F1 = ∑ (0, 1, 3, 7, 9, 10, 11, 13) • F2 = ∑ (0, 1, 3, 4, 8, 9, 10, 13, 14) • F3 = ∑ (0, 1, 3, 4, 5, 6, 7, 8, 9, 11,12) • F4 = ∑ (0, 1, 2, 3, 4, 5, 6, 8) + ∑d (7, 12, 13) Ôn tập thi cuối kỳ - Môn Thiết kế luận lý Trang 13 F1 =………………………………… F2 =…………………………………… ……………………………………… ………………………………………… F3 =………………………………… F4 =…………………………………… ……………………………………… ………………………………………… Câu 21 Người ta thiết kế phòng họp có cửa vào A, B, C Tại cửa có công tắc trạng thái ON, OFF Hãy thiết kế hàm đại số luận lý (F) đèn phòng họp theo công tắc A, B, C cho người ta bật tắt đèn cửa phòng họp (1đ) F= ………………………………………………………………………………… …… Câu 22 Hãy thiết kế mạch luận lý Multiplexer ngõ nhập A, B tín hiệu Selector (S) ngõ F cho F = A S = F = B S = (1đ) Ôn tập thi cuối kỳ - Môn Thiết kế luận lý Câu 23 Trang 14 Sử dụng IC 74293 thiết kế đếm bất đồng MOD 30 [...]... lần xung CLK? Câu 19 Sử dụng 2 IC 74LS293 thiết kế mạch chia tần số 30 Câu 20 Tối giản các hàm sau: (4 đ) Cho biết thứ tự trọng số cao – thấp: D, C, B, A • F1 = ∑ (0, 1, 3, 7, 9, 10 , 11 , 13 ) • F2 = ∑ (0, 1, 3, 4, 8, 9, 10 , 13 , 14 ) • F3 = ∑ (0, 1, 3, 4, 5, 6, 7, 8, 9, 11 ,12 ) • F4 = ∑ (0, 1, 2, 3, 4, 5, 6, 8) + ∑d (7, 12 , 13 ) Ôn tập thi cuối kỳ - Môn Thiết kế luận lý 1 Trang 13 F1 =………………………………… F2.. .Ôn tập thi cuối kỳ - Môn Thiết kế luận lý 1 Câu 15 Sử dụng 3 JK-FF để thiết kế bộ đếm lên bất đồng bộ MOD 7 74LS73 J CP K 74LS73 Q _ Q J CP K R 74LS73 Q _ Q J CP K R Câu 16 D Trang 11 Q _ Q R Sử dụng 3 D-FF để thiết kế bộ đếm xuống bất đồng bộ MOD 6 S CP Q _ Q S D Q _ Q CP R D S CP R Q _ Q R Câu 17 Cho bộ đếm bất đồng bộ sau: 74LS73 CLK V3 5V +V... Câu 21 Người ta thiết kế một phòng họp có 3 cửa ra vào A, B, C Tại mỗi cửa đều có một công tắc 2 trạng thái ON, OFF Hãy thiết kế hàm đại số luận lý (F) của đèn ở giữa phòng họp theo 3 công tắc A, B, C sao cho người ta có thể bật tắt đèn ở bất cứ cửa nào của phòng họp (1 ) F= ………………………………………………………………………………… …… Câu 22 Hãy thiết kế mạch luận lý Multiplexer 2 ngõ nhập A, B một tín hiệu Selector (S) và một... ………………………………………………………………………………… …… Câu 22 Hãy thiết kế mạch luận lý Multiplexer 2 ngõ nhập A, B một tín hiệu Selector (S) và một ngõ ra F sao cho F = A nếu S = 1 và F = B nếu S = 0 (1 ) Ôn tập thi cuối kỳ - Môn Thiết kế luận lý 1 Câu 23 Trang 14 Sử dụng 2 IC 74293 thiết kế bộ đếm bất đồng bộ MOD 30 ... 74LS73 J CP K Q _ Q C R U14A Đây là bộ đếm Mod bao nhiêu? Trong các tín hiệu ngõ ra của A, B, C, D, tín hiệu nào bị xung gai? Cho biết tần số của tín hiệu xung B bằng bao nhiêu lần xung CLK? Cho biết tần số của tín hiệu xung D bằng bao nhiêu lần xung CLK? Câu 18 Cho bộ đếm bất đồng bộ sau: 74LS73 J CP K Q _ Q R D Ôn tập thi cuối kỳ - Môn Thiết kế luận lý 1 Trang 12 U14B D CLK S CP V4 5V +V R