BÁO CÁO BÀI TẬP LỚN MÔN KĨ THUẬT SỐ : Thiết kế mạch đồng hồ số

I.Mạch logic tổ hợp•Đặc điểm cơ bản và phương pháp thiết kế của mạchĐặc điểm: mạch tổ hợp là mạch mà trị số ổn định của tín hiệu đầu ra ở thời điểm bất kì chỉ phụ thuộc vào tổ hợp các giá trị tín hiệu đầu vào ở thời điểm đó.Phương pháp thiết kế:+ Phân tích yêu cầu+ Kê bảng chân lí+Tiến hành tối thiểu hóa+ Vẽ sơ đồ logic•Bộ mã hóaMã hóa là dung văn tự, kí hiệu hay mã để biểu thị một đối tượng xác định.Bộ mã hóa là mạch điện thực hiện thao tác mã hóa.Các bộ mã hóa: Bộ mã hóa nhị phân Là mạch điện dung n bit để mã hóa N=2n tín hiệụBộ mã hóa nhị thập phân Là mạch điện chuyển mã hệ thập phân bao gồm 10 chữ số 0,1,2…..9 thành mã hệ nhị phân. Đầu vào là 10 chữ số, đầu ra là nhóm mã số nhị phân,.Bộ mã hóa ưu tiênBộ mã hóa ưu tiên có thể có nhiều tín hiệu đồng thời đưa đến, nhưng mạch chỉ tiến hành mã hóa tín hiệu đầu vào nào có cấp ưu tiên cao nhất ở thời điểm xét.•Bộ giải mãGiải mã là quá trình phiên dịch hàm ý đã gán cho từ mãBộ giải mã là mạch điện thực hiện giải mã từ mã thành tín hiệu đầu ra, biểu thị tin tức vốn có.Bộ giải mã nhị phânThực hiện phiên dịch các từ mã nhị phân thành tín hiệu đầu raNếu từ mã đầu vào có n bit thì sẽ có 2n tín hiệu đầu ra tương ứng với mỗi từ mã.Bộ giải mã (BCD) thập phânLà bộ giải mã thực hiện chuyển đổi từ mã BCD thành 10 tín hiệu đầu ra tương ứng 10 chữ số của hệ thập phân.Bộ giải mã của hiển thị kí tự•Hai loại hiển thị số: + linh kiện hiển thị bán dẫn+ đèn hiển thị số 7 thanh chân không•Bộ giải mã hiển thị•Bộ so sánhBộ so sánh bằng nhau:•Bộ so sánh bằng nhau 1 bit• Bộ so sánh bằng nhau 4 bitBộ so sánh •Bộ cộngBộ cộng nửaLà mạch điện thực hiện phép cộng nửa, tức là phép cộng hai số 1 bit.Bộ cộng đủBộ cộng có nhớ nối tiếp•Bộ chọn kênh•RomBộ nhớ cố định chỉ đọc(ROM)Bộ nhớ chỉ đọc có thể ghi trình tự (PROM)Bộ nhớ chỉ đọc có thể viết lạiI.Mạch dãy•Đại cương về mạch dãya.Đặc điểmMột mạch điện được gọi là mạch dãy nếu trạng thái đầu ra ổn định ở thời điểm xét bất kì không phụ thuộc vào trạng thái đầu vào thời điểm đó mà còn phụ thuộc vào cả trạng thái bản thân mạch điện ở thời điểm trước.b.Phương pháp phân tích chức năng logic mạch dãy.Viết phương trìnhTìm phương trình trạng tháiTính toánVẽ bảng trạng thái•Bộ đếmBộ đếm đồng bộ: + bộ đếm nhị phân đồng bộ: cấu trúc bằng Flip Flop T+ bộ đếm thập phân đồng bộ+ bộ đếm N phân đồng bộBộ đếm dị bộ:+ bộ đếm nhị phân dị bộ+bộ đếm thập phân dị bộBộ đếm IC cỡ trung•Bộ nhớBộ nhớ cơ bản: là mạch điện có chức năng tiếp nhận tín hiệu nhị phân mã hóa và xóa tín hiệu đã nhớ trướcBộ ghi dịch•Bộ tạo xung tuần tự•Bộ nhớ RAM và dụng cụ ghép điện tích CCD

Trang 1

Bài tập lớn:Kĩ thuật số Lớp :Điện 4-K5

BÀI TẬP LỚN MÔN: KĨ THUẬT SỐ

Trang 2

I.Mạch logic tổ hợp

 Đặc điểm cơ bản và phương pháp thiết kế của mạch

- Đặc điểm: mạch tổ hợp là mạch mà trị số ổn định của tín hiệu đầu ra ở thời điểm bất kì chỉphụ thuộc vào tổ hợp các giá trị tín hiệu đầu vào ở thời điểm đó

Mã hóa là dung văn tự, kí hiệu hay mã để biểu thị một đối tượng xác định

Bộ mã hóa là mạch điện thực hiện thao tác mã hóa

- Bộ mã hóa ưu tiên

Bộ mã hóa ưu tiên có thể có nhiều tín hiệu đồng thời đưa đến, nhưng mạch chỉ tiến hành

mã hóa tín hiệu đầu vào nào có cấp ưu tiên cao nhất ở thời điểm xét

 Bộ giải mã

Giải mã là quá trình phiên dịch hàm ý đã gán cho từ mã

Bộ giải mã là mạch điện thực hiện giải mã từ mã thành tín hiệu đầu ra, biểu thị tin tức vốn có

- Bộ giải mã của hiển thị kí tự

 Hai loại hiển thị số:

+ linh kiện hiển thị bán dẫn

Trang 3

+ đèn hiển thị số 7 thanh chân không

b Phương pháp phân tích chức năng logic mạch dãy

Trang 4

- Bộ đếm dị bộ:

+ bộ đếm nhị phân dị bộ+bộ đếm thập phân dị bộ

- Bộ dao động đa hài cơ bản cổng NAND TTL

- Bộ dao động đa hài vòng RC

- Bộ dao đọng đa hài thạch anh

- Bộ dao động đa hài CMOS

 Trigơ smit

- Trigo smit có thể biến đổi dạng xung, biến đổi vô cùng châm chạp ở đầu vào thành dạng xung vuông thỏa mãn yêu cầu mạch số ở đầu ra

- Có ứng dụng rộng trong các mạch phát xung và tạo dạng xung

 Mạch đa hài đợi

- Mạch đa hài đợi CMOS

- Đa hài đợi họ TTL

 IC định thời họ CMOS

IV.Xây dựng sơ đồ nguyên lý tổng thể của hệ thống đèn trang trí

Trang 5

Sơ đồ khối của hệ thống

 PXCD : khối phát xung chủ đạo

 DGI : điều chỉnh giây

 Mô phỏng mạch điện đã thiết kế bằng phần mềm (sử dụng các IC đã tích hợp ,và có các phụ lục kèm theo

*************************************************************

 Nêu vai trò và ý nghĩa của đồng hồ số :

Đồng hồ số có vai trò rất lớn trong cuộc sống

Khác với đồng hồ kim , đồng hồ số hiển thị giờ , phút và giây một cách dễ nhìn , trực tiếp bằng những con số qua diot hay màn hình LCD

Ngoài chức năng hiển thị giờ phút giây đồng hồ số còn nhiều chức năng khác như: hiển thị ngày, tháng ,năm

5

Trang 6

Đo nhiệt độ trong phòng.

Báo thức , nhắc nhở lịch làm việc

Có thể chỉnh giờ, phút, giây, ngày và tháng theo ý muốn

Đồng hồ số giúp cuộc sống tốt hơn , tiện nghi hơn

 Trên cơ sở ,sơ đồ khối , nêu chức năng từng khối :

 PXCD : khối phát xung chủ đạo

Khối phát xung chủ đạo:có chức năng tạo ra dãy xung vuông có biên độ và chu kì thích hợp để đưa vào bộ đếm

 BDGI : bộ đếm giây

Từ tín hiệu xung đưa vào bởi khối phát xung chủ đạo Bộ đếm giây tạo thành mã nhị phân dạng chu

kì đưa đến khối hiển thị.Đồng thời tạo tín hiệu đưa đến bộ đếm phút

 BDP : bộ đếm phút

Từ tín hiệu đưa vào từ bộ đếm giây Bộ đếm phút tạo thành mã nhị phân dạng chu kì đưa đến

khối hiển thị Đồng thời tạo tín hiệu đưa đến bộ đếm giờ

 BDG : bộ đếm giờ

Từ tín hiệu đưa vào từ bộ đếm phút Bộ đếm giờ tạo thành mã nhị phân dạng chu kì đưa đến khối

hiển thị

 DGI: điều chỉnh giây

Điều chinh giây khi bị sai giây

NEIC555

Chân 1 : GND (nối đất ) Chân 2 : tín hiệu vào so sánh Chân 3 : Output ( ngó ra ) Chân 4 : Reset (hồi phục ) Chân 5 : Điện áp ngưỡng Chân 6 : tín hiệu vào so sánh

Trang 7

 Cấu trúc bên trong của IC555.

Cấu tạo của IC 555 gồm có :

+ Cầu phân áp gồm 3 điện trở R1 = 5K nối từ nguồn dương xuốn mass cho ra hai điện áp chuẩn

đối với A1 Tín hiệu đầu ra của A1 được đưa tới đầu vào R của Trigơ

RS (Tín hiệu này phụ thuộc vào tín hiệu so sánh ở chân 6 ) Tín hiệu đầu ra của A2 được đưa tới đầuvào S của Trigơ RS (Tín hiệu này phụ thuộc vào tín hiệu so sánh ở chân 2)

+ Trigơ RS là mạch lưỡng ổn kích một bên Khi chân set (S) có điện áp cao thì điện áp này kích đỏitrạng thái của Trigơ làm ngõ ra Q lên mức cao còn ngõ ra Q xuống mức thấp Khi chân Reset (R)

có điện áp cao thì điện áp này kích đỏi trạng thái của Trigơ làm ngõ ra Q lên mức cao còn ngõ ra Qxuống mức thấp Khi chân Reset (R) và chân set (S) đều có mức điện áp thấp hoặc chuyển từ mứcđiện áp cao về mức điện áp thấp thì trạng thái đầu ra của Trigơ RS được dữ nguyên Khi chân Reset(R) và chân set (S) đều có mức điện áp cao thì trạng thái đầu ra của Trigơ RS không được xác định

4 2

Hình 4-18

Trang 8

+ Mạch Ouput là mạch khuyếch đại ngõ ra để tăng độ khuyếch đại dòng cấp cho tải Đây là mạchkhuyếch đại đảo có ngõ vào là chân Q của Trigơ RS , nên khi Q có mức cao thì ngõ ra chân 3 cómức điện áp thấp ( 0V) ,và ngược lại Q có mức thấp thì ngõ ra chân 3 có mức điện áp cao ( Ucc).

+ Tranzitor T0 có chân E nối vào điện áp chuẩn khoảng 1,4V , nên khi cực B nối ra ngoài bởi chân 4

có điện áp cao hơn 1,4V thì T0 khoá và không ảnh hưởng tới hoạt động của mạch Khi chân 4 mắcvói một điện trở nhỏ rồi nối mass thì T0 mở bão hoà ,làm đầu ra chân 3 có điận áp thấp Chân 4 gọi

là chân Rsset , có nghĩa là nó Rsset IC 555 bất chấp trạng thái ở các nõ vào khác Khi sử dụng nếukhông dùng chức năng Rsset thì nối chân 4 lên mức điện áp cao để tránh mạch bị Rsset do nhiễu + Tranzitor T có cực C để hở nối ra chân 7 Do cức B được phân cức bởi mức điện áp ra Q nên khi

Q có mức cao thì T mở bão hoà và khi đó cực C của T coi như được nối mass, lúc đó ngõ ra chân 3cũng có mức điện áp thấp ( 0V) ,và ngược lại Q có mức thấp T khoá cức c bị hở mạch , lúc đóngõ ra chân 3 có mức điện áp cao ( Ucc)

+ Chân 5 thường được nối với một tụ có dung lượmg nhỏ khoảng 0,01F, rối nối xuống mass đểlọc nhiễu tần số cao có thể làm ảnh hưởng tới điện áp chuẩn U CC

D

6 5

4 3

2 1

X1 X2

3

7 2

Ucc 3

R25 R23

D16

D15 D14 R27

R26

C10 R28

GND

R30 R31 2

3 _ + 7 4

6 0A3

2 3 _ + 7 4

6 OA5

R32 Tr12

R34 R33 R35

Trang 9

hình 7: Sơ đồ trải của 555 trong mạch phát xung chủ đạo.

Phần được đóng khung bằng nét đứt là vi mạch 555, nó có cấu tạo cơ bản từ 2 phần tử khuếchđại thuật toán OA1, OA2 và 1 Trigơ R-S Trong đó hai khuếch đại thuật toán được mắc theo kiểumạch so sánh có điện áp ngưỡng được lấy trên bộ phân áp dùng 3 điện trở có cùng giá trị R Với

cách mắc như trên thì điện áp ngưỡng của các mạch so sánh là

3

Ucc đối với OA2 và

3

Ucc 2 đối vớiOA1 Quan sát trên sơ đồ ta thấy điện áp trên tụ C được đặt tới đầu vào còn lại của hai mạch so sánhnên giá trị điện áp trên tụ sẽ quyết định trạng thái của chúng

Nguyên lý hoạt động của mạch phát xung:

9

t1 t2 t3 t4 t5 t6

UC

U ra

2Ucc/3 Ucc/3

Trang 10

Hình 4-21: Giản đồ thời gian của điện áp trên mạch phát xung.

* Giả sử tại thời điểm đầu (t = 0) điện áp trên tụ C là

3

Ucc 2

UC  thì đầu ra OA1 có mức logic “1”còn đầu ra OA2 có mức logic “0”, đầu ra  có mức logic “1” (R = 1, S = 0), tranzitor T thông Tụ Cphóng điện qua RB, qua T về mát làm cho điện áp trên nó giảm dần Đầu ra của mạch phát xungkhông có xung ra (mức logic “0”)

+Khi

3

Ucc 2 U 3

Ucc

C 

 thì đầu ra của OA1 và OA2 đều có mức logic “0” trigơ vẫn giữ nguyêntrạng thái (R = 0, S = 0), T vẫn mở, tụ C tiếp tục phóng điện, điện áp trên nó tiếp tục giảm, xung ra ởmức logic “0”

+ Đến thời điểm t1

3

Ucc

UC  , đầu ra OA2 có mức logic “1”, còn đầu ra OA1 vẫn có mức logic

“0”,  nhận trị “0” (R = 0, S = 1) Qua cổng NAND ta nhận được xung ra ở mức logic “1”, đồng thờitranzitor T khoá tụ C được nạp từ +UCC  RA  RB  C  mát Quá trình tụ nạp điện áp trên nótăng dần theo biểu thức sau:

e

3

U ) e

1 (

U

t CC

C ).

R R ( t CC

A B B

3

Ucc

2  C  các đầu ra bộ so sánh đềunhận trị “0”, trigơ giữ nguyên trạng thái (R = 0, S = 0), xung ra vẫn tồn tại ở mức logic “1”, T vẫnkhóa tụ C tiếp tục được nạp điện

+ Cho đến thời điểm t2, UC  2UCC/3 đầu ra của OA1 chuyển trạng thái lên mức logic “1”, đầu

ra của OA2 vẫn giữ nguyên trạng thái,  nhận trị “1” (R =1, S = 0), xung ra nhận mức logic “0”đồng thời T thông bão hoà, tụ C phóng điện, hoạt động của mạch lặp lại như quá trình từ 0 t1 Kếtquả là ta thu được một dẫy xung vuông ở đầu ra trên chân 3 của vi mạch 555

Để thay đổi tần số xung ra thì thay đổi hằng số thời gian phóng, nạp của tụ C bằng cách thay đổi

Trang 11

R R ( tn CC

C ).

R R (

tn CC

CC e A B U 1 e A B

3

U 3

U 2

.Đơn giản phương trình ta được :

3

U e

3

Trong khoảng từ 0  t1 tụ C phóng điện từ giá trị ban đầu là 2UCC /3 đến UCC /3

Biểu thức điện áp trên tụ: Ucc e

3

2 ) t (

t B

Nếu mắc thêm điôt D song song với điện trở RB như hình vẽ thì tụ C sẽ nạp

điện theo đường +Ucc  RA  D  C  mát, thời gian nạp của tụ C sẽ được

tính: tn = 0,69.C.RA, và khi này chu kỳ của dãy xung ra sẽ được tính:

Trang 12

Suy ra RA= 715 K

IC 555:

Bằng cách cho T6 mở và đóng T1 ta sẽ thay đổi dược đọ rộng xung ra của IC 555

Khi RA=715 k ta muốn dãy xung ra có chu kì T=0.1s

- Q: Đầu ra chính thường được sử dụng

- Q : Đầu ra phụ, luôn thoả mãn Q + Q = 1

Trang 13

- R (Reset): Đầu vào xoá

- S (Set): Đầu vào thiết lập

Ý tưởng thiết kế trigơ R-S không đồng bộ theo các điều kiện sau:

+ Rn = Sn = 0, trạng thái của trigơ giữ nguyên  Qn+1 = Qn

+ Rn = 0; Sn = 1 đầu ra trigơ nhận giá trị "1"  Qn+1 = 1

+ Rn = 1; Sn = 0 đầu ra trigơ nhận giá trị "0"  Qn+1 = 0

+ Rn = 1; Sn = 1 đây là trạng thái cấm , trạng thái Trigơ là không xác định, trong bảng trạngthái được đánh dấu bằng dấu "x"

Hoạt động của trigơ R-S tuân theo bảng trạng thái như hình vẽ

- n: Trạng thái hiện tại

- n + 1: Trạng thái tương lai

- "-": Giá trị tuỳ chọn - có thể lấy giá trị "1" hoặc "0"

- x: Trạng thái cấm tại đó giá trị của hàm ra là không xác định

Sn0 1 0 1

Qn+1

Qn1 0

x Hình 2: Bảng trạng thái

H×nh 3: B¶ng chuyÓn tiÕp

0

1

1 1

x

0 0

Qn+10 1 0 1H×nh 4: B¶ng ®Çu vµo kÝch

Rn- 0 1

0

Sn0 1 0

-

Qn+1

Trang 14

Từ bảng trạng thái hình 2 ta có bảng chuyển tiếp hình 3, bảng kích hình 4.

Thực hiện nhóm các ô có giá trị “1” trong bảng trạng thái (dạng tuyển) ta có:

Q

0

Trang 15

Hình 6 : Trigơ RS xây dựng từ NOR (a) và bảng trạng thái (b)

3.1.2 Trigơ R-S đồng bộ.

Người ta muốn Trigơ chỉ phản ứng vào những thời

điểm xác định, điều này được thực hiện bằng cách đưa

thêm tới đầu vào tín hiệu phụ C được gọi là tín hiệu đồng

bộ Khi C = "0" thì R =S=1 trạng thái Trigơ giữ nguyên

còn C = "1" hoạt động của sơ đồ giống Trigơ R-S không

đồng bộ như đã phân tích ở phần trên

15

nS

Q 

1 n

Hình 7: Giản đồ điện áp tín hiệu xung minh hoạ quá trình làm việc của Trigơ

R-S được xây dựng từ NAND (a), từ NOR (b) a)

R

C

S

Q R

Trang 16

Hình 8: Trigơ R-S đồng bộ

Thiết kế:

Được xây dựng dựa trên cơ sở các bộ đếm tổng nhị phân (bộ đếm có mô đun đếm đầy đủ) sau khi đãloại bỏ các trạng thái dư

Với bộ đếm giờ số hiển thị tối đa hàng trục là 2 và hàng đơn vị là 9

Ta thiết kế bộ đếm 2 bít modul 3 , cho hang trục.bộ đếm 4bít môđun 10 cho hnàg đơn vị, rồi sau đó

ta ghép chúng lại với nhau theo kiểu song song

Bộ đếm modul 3 dung R-S:

Bộ đếm nhị phân môdun 3 nó được xây dựng dựa trên cơ sở bộ đếm nhị phân 2 bít môđun 3 sau khi

đã loại bỏ 1 trạng tháI dư,nhờ các mạch vòng hồi tiếp thích hợp mà đến xung thứ 3 sẽ đưa bộ đếm

về trạng thái ban đầu(các đầu ra nhận mức logic “0”)

Giản đồ thời gian minh hoạ hoạt động Bảng trạng thái của bộ đếm

Số Xung

Trạng thái các Trigơ đếm (2 1 )

Trang 17

Đồ hình chuyển đổi trạng thái của bộ đếm nhị phân 2 bit môđun 3

01 11 10

Trang 18

Quan hệ của các hàm ra với các biến vào như sau:

R1=Q0 S 0 = Qo Q 1

So= Qo Ro= Q 1

môdun 3 dùng Trigơ R-S:

_01x Ro= Q1

0 1

R0

Q1

Q00

1

010x So= Qo.

0 1

S0 Q1

Q00 1

Trang 19

 Bộ đếm modul 10 dùng R-S:

Bộ đếm nhị phân môdun 10 nó được xây dựng dựa trên cơ sở bộ đếm nhị phân 4bít môđun 16 sau khi đã loại bỏ 6 trạng tháI dư,nhờ các mạch vòng hồi tiếp thích hợp mà đến xung thứ 10 sẽ đưa bộ đếm về trạng thái ban đầu(các đầu ra nhận mức logic “0”)

19

Trang 20

Giản đồ thời gian minh hoạ hoạt động

Bảng trạng thái của bộ đếm.

Số Xung vào

Trạng thái các Trigơ đếm (2 3 )

0 0 0 0 0 0 0 0 1 1 0

0 0 0 0 1 1 1 1 0 0 0

0 0 1 1 0 0 1 1 0 0 0

0 1 0 1 0 1 0 1 0 1 0

Trang 21

* Đồ hình chuyển đổi trạng thái

`

Đồ hình chuyển đổi trạng thái của bộ đếm nhị phân 4 bit môđun 10

*Bảng đầu vào kích của Trigơ R-S

Trang 22

Trạng thái trước Trạng thái sau

01 11 10

01 0-0010Xxxx xx

Q 1 Q 0

Q 3 Q 2

R2

00 01 11 10 00

01

S 1 = Q 0 Q1 Q 3

R 1 = Q 0 Q 1

Trang 23

01 11 10

S 2 = Q 0 Q 1 Q 2

R 2 = Q 0 Q 1 Q 2

Trang 24

 Thiết kế đặt giây ,đặt phút ,đặt giờ :

+Các linh kiện sử dụng :2N2222 ,7SEG-COM-ANODE ,74LS47 ,74LS90 , 555 ,4013 ,BUTTON , CAP10 104pf- 100Uf- 4.7uF ,DIODE ,LED-BIBY ,R1-10K-2.2K-220 ,DCLOCK

 TRIGƠ VẠN NĂNG J-K

Gồm có 3 đầu vào C, Jn, Kn và hai đầu ra Qn, Q n với:

- C: Xung đồng bộ

- Jn, Kn: Các đầu vào điều khiển

Ý tưởng thiết kế trigơ vạn năng J, K theo các điều kiện sau:

+ Kn = Jn = 0, trạng thái của trigơ giữ nguyên  Qn+1 = Qn

+ Kn = 0; Jn = 1 đầu ra trigơ nhận giá trị "1"  Qn+1 = 1

+ Kn = 1; Jn = 0 đầu ra trigơ nhận giá trị "0"  Qn+1 = 0

Trang 25

+ Kn = 1; Jn = 1 trigơ lật trạng thái  Qn+1 = Qn

(Các trạng thái trên xẩy ra tại các thời điểm xung đồng bộ C chuyển trạng thái từ "1" về "0" nếunhư Trigơ được xây dựng từ các phần tử NAND)

Hoạt động của trigơ vạn năng J-K tuân theo bảng trạng thái như hình vẽ

Từ bảng trạng thái hình 2 ta có bảng chuyển tiếp hình 3, bảng kích hình 4

Thực hiện nhóm các ô có giá trị “1” trong bảng trạng thái (dạng tuyển) ta có:

n n n n 1

n K Q J Q

Q    (1)Nhóm các ô có giá trị “0” trong bảng trạng thái (dạng hội) ta có:

Jn0 1 0 1

Qn+1Q

n

1 0

Hình 2: Bảng trạng thái

Hình 1: Sơ đồ mô phỏng Hình 2: Bảng trạng thái

Trig¬

JK

J K

1 1

1 0

0 0

Qn+10 1 0 1 H×nh 4: B¶ng ®Çu vµo kÝch

Kn- - 1

0

Jn0 1 -

-

Qn+1

Trang 26

Hinh 6: hình xung minh h a quá¸ trình l m vi c c a Trig J-Kọa quá¸ trình làm việc của Trigơ J-K àm việc của Trigơ J-K ệc của Trigơ J-K ủa Trigơ J-K ơ J-K

Nhờ hai mạch vòng hồi tiếp Q = R, Q = S nên khi J = K = 1 thì tín hiệu ra bị đảo qua mỗisườn âm của xung đồng bộ Để tăng khả năng điều khiển của Trigơ người ta chế tạo có nhiều đầuvào J, K, điều này được thực hiện bằng cách chọn các cổng logic G1, G2 có nhiều đầu vào, trongmạch điện sử dụng số đầu vào J, K không dùng đến sẽ được nối với mức logic "1" để chống nhiễu.Được gọi là Trigơ vạn năng là vì bằng cách thay đổi cách nối các đầu vào J, K và mức logic củachúng sẽ tạo ra các loại Trigơ khác

G7

G8

Q R

Trang 27

Bộ đếm modul 6 dung J-K:

Được xây dựng dựa trên cơ sở các bộ đếm tổng nhị phân (bộ đếm có mô đun đếm đầy đủ) sau khi đãloại bỏ các trạng thái dư

Với bộ đếm giây trạng thái đếm cao nhất là: 59

Ta thiết kế bộ đếm 3 bít modul 6 , cho hang trục

Bộ đếm 4bít môđun 10 cho hàng đơn vị, rồi sau đó ta ghép chúng lại với nhau theo kiểu song song

Bộ đếm nhị phân môdun 6 nó được xây dựng dựa trên cơ sở bộ đếm nhị phân 3 bít môđun 8 sau khi

đã loại bỏ 2 trạng tháI dư,nhờ các mạch vòng hồi tiếp thích hợp mà đến xung thứ 6 sẽ đưa bộ đếm

về trạng thái ban đầu(các đầu ra nhận mức logic “0”)

* Đồ hình chuyển đổi trạng thái

27

Định dạng
Số trang	48
Dung lượng	1,26 MB